通过交换跨导单元的运算放大器共享制造技术

一个两级运算放大器，其第二级的跨导单元被修改以匹配其第一级跨导单元。在跨导单元和跨阻单元之间插入一个跨导交换网络，跨阻单元可以使电流导引网络、电流镜、或连接到跨导单元的驱动器。在第二时钟相位，跨导交换网络直接连接第一跨导单元到第一级跨阻单元，但是在第一时钟相位，跨导交换网络跨接第一跨导单元到第二级跨阻单元。第一开关电容网络通过交替取样输入和反馈，并均衡到重置输入，驱动第一跨导单元内差分晶体管的栅极。但是在相反的时钟相位，第二开关电容网络驱动第二跨导单元内的差分晶体管。在共享运算放大器内，两个独立输入被开关电容网络取样并通过交换连接而被交替放大。

【技术实现步骤摘要】

本专利技术涉及运算放大器电路，特别涉及具有开关电容网络的共享双通道运算放大器。
技术介绍
运算放大器(Op Amp)被广泛使用。开关电容网络可以放在运算放大器的输入上，并使用两相非重叠时钟计时。在运算放大器重置的相位期间，清除任何存储的误差电荷。输入被采样并存储在一个电容上。在另一个相位，存储的输入被运算放大器放大。该运算放大器的输出被反馈回到开关电容网络，以存储误差电荷。实际上运算放大器只为两相中的一个相位放大。因为运算放大器并不为另一个相位放大，所以运算放大器基本上只有一半时间在做有用的工作。已经有个各种方法通过共享一个运算放大器而使用这个浪费的时间。可以在运算放大器的输入上放置一个复用器，这样允许两个电容网络连接到同一个运算放大器的输入上。但是，在寄生电容上可能出现存储器效应，导致两个输入信号相互依赖，而不是真正的相互不关联。可以添加重置电路以减小存储器效应，但是重置电路需要额外的时间运行，降低该运算放大器的工作频率。而且重置电路还增加尺寸、面积、成本、以及寄生负荷。也可以添加第二差分输入晶体管对，但是差分输入晶体管要尺寸很大，才能减小噪音并增加增益。因此，添加第二差分输入对的价格是特别高的。期望有一个使用开关电容网络的共享运算放大器。期望有共享运算放大器是因为较低的功耗、面积，又因为共享电路而没有过多的面积开销或速度损失。期望有更简洁的共享运算放大器。附图说明图I是一个折叠式共源共栅运算放大器的示意图。图2显示一个运算放大器，其有共源共栅的源电流晶体管短接在一起。图3显示双通道运算放大器，其在跨导单元和电流导引级之间有交换开关网络。图4是在其输入上有双开关电容网络的双通道运算放大器的方框图。图5是用于第一通道输入的第一开关电容网络的示意图。图6是用于第二通道输入的第二开关电容网络的示意图。图7是显示一个共享运算放大器的两个独立输入在两个时钟相位期间交替取样和放大的时间图。图8是一个共享运算放大器的两个独立输入和一个交替输出的波形图。图9是另一个使用电流镜的共享运算放大器。图10是另一个共享两级运算放大器。具体实施方式本专利技术涉及改进的共享运算放大器。以下描述使本领域技术人员能够依照特定应用及其要求制作和使用在此提供的本专利技术。所属领域的技术人员将明了对优选实施例的各种修改，且本文所界定的一般原理可应用于其它实施例。因此，本专利技术不希望限于所展示和描述的特定实施例，而是应被赋予与本文所揭示的原理和新颖特征一致的最广范围。图I是一个折叠式共源共栅运算放大器(folded cascode op amp,的示意图。该运算放大器有第一级和第二级，以及由第二级产生的差分输出V0UTP、V0UTN。在第一级，一个输入被存储并应用在差分晶体管10、12的栅极上，在第二级，一个偏压VBP2应用在输入晶体管20、22的栅极上。第一级包括第一跨导单元110，尾电流晶体管14提供电流给差分晶体管10、12的源极，它们导引电流到电流导引输入级120的两个分支内。电流导引晶体管16、18在它们的栅极上接收共模反馈电压VCMFB，电流导引输出级122内的电流导引晶体管26、28也一样。电流导引晶体管16、26的漏极通过节点CSN连接在一起，而电流导引晶体管18、28的漏极通过节点CSP连接在一起，因此连接了该运算放大器的第一级和第二级。 电流导引输出级122在输出VOUTP、VOUTN之前还有共源共栅晶体管30、32，其串联在一起。偏压VBN2应用在共源共栅晶体管30、32的栅极上，而另一个偏压VBPl应用在尾电流晶体管14的栅极上以及第二跨导单元112的源电流晶体管24、25的栅极上。该运算放大器的第二级是共源共栅级，所以两个分支不是连接在一起的。来自源电流晶体管24的电流只流过输入晶体管20，而来自源电流晶体管25的电流只流过输入晶体管22。专利技术人注意到如果输入晶体管20、22是连接在一起的话，如通过虚线节点CCjP么源电流晶体管24、25就是一样的，可以是一个单个的晶体管，类似第一级中的尾电流晶体管14。图2显示一个运算放大器，其有共源共栅的源电流晶体管短接在一起。第二跨导单元112中的节点CC将输入晶体管20、22的源极和源电流晶体管24的漏极连接在一起。因此，当增加节点CC到图I中的折叠式共源共栅运算放大器时，第二跨导单元112和第一跨导单元110有相同的晶体管结构。共源共栅结构还提供给下拉输出V0UTP，V0UTN，因为电流导引输出级122还是有分开的分支，但是第二跨导单元112不再有共源共栅电流源。因此，这个改进的运算放大器因为增加的节点CC应该只有小小的影响。专利技术人还认识到，因为第一跨导单元110和第二跨导单元112是相同的，所以它们可以交换或互换。特别是，在一个时钟相位期间，第一跨导单元110可以连接到电流导引输入级120，在第二时钟相位期间，第一跨导单元110可以连接到电流导引输出级122。类似地，在一个时钟相位期间，第二跨导单元112可以连接到电流导引输出级122，在第二时钟相位期间，第二跨导单元112可以连接到电流导引输入级120。因此增加节点CC允许第一跨导单元110和第二跨导单元112可以时间复用到电流导引输入级120和到电流导引输出级122。图3显示双通道运算放大器，其在跨导单元和电流导引级之间有交换开关网络。跨导交换网络130插入在跨导单元110、112和电流导引输入级120和电流导引输出级122之间。两相非重叠时钟Φ1、Φ2控制跨导交换网络130。在第一相位Φ I期间，跨导交换网络130改变或交换连接，但是在第二相位Φ 2期间，跨导交换网络130直接连接或直线连接。在第一相位Φ I期间，跨导交换网络130连接第一跨导单元110到电流导引输出级122上，并连接第二跨导单元112到电流导引输入级120上。在第二相位Φ 2期间，跨导交换网络130连接第一跨导单元110到电流导引输入级120上，并连接第二跨导单元112到电流导引输出级122上。在第一相位Φ I期间，开关40闭合，开关44断开，将第一级的差分晶体管10连接到第二级的输出VOUTN和共源共栅晶体管30上。类似地，开关42闭合，开关46断开，将第一级的差分晶体管12连接到第二级的输出VOUTP和共源共栅晶体管32上。因此第一跨导单元110驱动电流导引输出级122。而且在第一相位Φ I期间，开关52闭合，开关54断开，将第二级的差分晶体管20连接到第一级的电流导引晶体管16上。类似地，开关50闭合，开关56断开，将第二级的差分晶体管22连接到第一级的电流导引晶体管18上。因此第二跨导单元112驱动电流导引输入级120。在第二相位Φ 2期间，开关44闭合，开关40断开，将第一级的差分晶体管10连接到第一级的电流导引晶体管16上。类似地，开关46闭合，开关42断开，将第一级的差分晶体管12连接到第一级的电流导引晶体管18上。因此第一跨导单元110驱动电流导引输入级 120。还是在第二相位Φ 2期间，开关54闭合，开关52断开，将第二级的差分晶体管20连接到第二级的输出VOUTN和共源共栅晶体管30上。类似地，开关56闭合，开关50断开，将第二级的差分晶体管22连接到第二级的输出VOUTP和共源共栅晶体管32上。因此第二跨导单元112本文档来自技高网...

【技术保护点】
一种双通道开关电容放大器，包括：第一输入；第二输入；第一开关电容网络，其有第一取样电容器用于取样所述第一输入，其还有第一反馈电容器用于取样一输出以产生第一取样输入；第一跨导单元，其有第一差分晶体管，其栅极连接到由所述第一开关电容网络产生的所述第一取样输入，所述第一跨导单元还有第一尾晶体管，其产生第一尾电流到所述第一差分晶体管；第二开关电容网络，其有第二取样电容器用于取样所述第二输入，其还有第二反馈电容器用于取样所述输出以产生第二取样输入；第二跨导单元，其有第二差分晶体管，其栅极连接到由所述第二开关电容网络产生的所述第二取样输入，所述第二跨导单元还有第二尾晶体管，其产生第二尾电流到所述第二差分晶体管；第一级跨阻单元，用于接收第一级电流，以及用于产生耦合信号到第二级；第二级跨阻单元，用于接收第二级电流，以及用于接收来自所述第一级跨阻单元的所述耦合信号，所述第二级跨阻单元产生所述输出；跨导交换网络，用于在一个直接连接期间连接所述第一跨导单元到所述第一级跨阻单元，且连接所述第二跨导单元到所述第二级跨阻单元；并用于在一个交换连接期间连接所述第一跨导单元到所述第二级跨阻单元，且连接所述第二跨导单元到所述第一级跨阻单元；因此，在跨导和跨阻单元之间的连接是由所述跨导交换网络交换的。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈炽康，陈志发，钟国栋，
申请(专利权)人：香港应用科技研究院有限公司，
类型：发明
国别省市：