System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 可变页面大小架构制造技术_技高网

可变页面大小架构制造技术

技术编号:41136294 阅读:9 留言:0更新日期:2024-04-30 18:07
本申请案涉及可变页面大小架构。本发明专利技术描述用于操作具有可变页面大小的存储器阵列的方法、系统及装置。可动态地改变所述页面大小,且可并行地存取所述存储器阵列的多个行以形成所要页面大小。所述阵列的存储器库可含有多个存储器区段,且每一存储器区段可具有其自身的一组感测组件(例如,感测放大器),所述组感测组件用以读取存储器单元或将所述存储器单元编程。因此,可并行地存取多个存储器区段以从多行存储器单元形成存储器页面。可基于所述页面大小而修改寻址方案。逻辑行地址可识别待并行存取的所述存储器区段。所述存储器区段还可被链接,且存取一个区段中的行可自动地存取第二存储器区段中的行。

【技术实现步骤摘要】

本涉及可变页面大小架构


技术介绍

1、以下内容大体来说涉及存储器装置,且更具体来说涉及具有可变页面大小架构的存储器装置。

2、存储器装置广泛用于在各种电子装置(例如计算机、无线通信装置、相机、数字显示器等等)中存储信息。信息是通过将存储器装置的不同状态编程而存储。举例来说,二进制装置具有两种状态,所述两种状态通常是由逻辑“1”或逻辑“0”来标示。在其它系统中,可存储多于两种状态。为了存取所存储信息,电子装置可读取或感测存储器装置中所存储的状态。为了存储信息,电子装置可将状态写入于存储器装置中或将所述状态编程。

3、存在各种类型的存储器装置,包含随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电性ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器及其它存储器。存储器装置可为易失性的一或非易失性的。非易失性存储器(例如,快闪存储器)可存储数据达延长的时间周期,甚至在缺少外部电源的情况下也如此。易失性存储器装置(例如,dram)可随时间推移丢失其所存储状态,除非其通过外部电源而被周期性地刷新。举例来说,二进制存储器装置可包含充电式或放电式电容器。然而,充电式电容器可通过泄漏电流而随时间推移被放电,这导致所存储信息丢失。易失性存储器的特定特征可提供性能优点,例如较快读取或写入速度;而例如无需周期性刷新而存储数据的能力等非易失性存储器特征可为有利的。

4、一些非易失性的存储器装置可使用类似于易失性存储器的装置架构。与其它非易失性及易失性存储器装置相比,此些装置可具有经改善性能。由于信息通常是以多个二进制位(存储器单元)来表示,因此在读取或写入操作期间一次可存取许多存储器单元。此基于存储器页面的存取还可改善存储器阵列的性能。然而,如果存储器页面是大的,那么其可含有许多起初并不需要的位。存取那些未使用的存储器单元可浪费能量且可需要不必要组件,而此些不必要组件会占用裸片空间。


技术实现思路

1、描述一种方法。在一些实例中,所述方法可包含:选择是基础页面大小的整数倍的有效页面大小,所述基础页面大小与使得存储器阵列可存取的存储器库的存储器单元的数目相关联;至少部分地基于所述有效页面大小而针对所述存储器库来配置地址方案;及使用所述地址方案且根据所述有效页面大小而发送存取命令。

2、描述一种方法。在一些实例中,所述方法可包含:确定存储器库的第一行中的第一多个逻辑值,确定所述存储器库的第二行中的第二多个逻辑值,缓冲包含所述第一多个逻辑值及所述第二多个逻辑值的存储器页面,及将所述存储器页面的子组发送到总线。

3、描述一种方法。在一些实例中,所述方法可包含:从多个页面大小识别其中可存取存储器阵列的页面大小;至少部分地基于所述所识别页面大小而存取所述存储器阵列的至少一行,其中所述存取包含将所述行的每一存储器单元电子地耦合到存取线;经由存取线子组选择所述行的存储器单元子组;及确定所述存储器单元子组中的每一存储器单元的逻辑值。

4、描述一种设备。在一些实例中,所述设备可包含:多个行存取线,所述多个行存取线中的每一行存取线与存储器单元行进行电子通信;多个列存取线,所述多个列存取线中的每一列存取线与存储器单元列进行电子通信;多个感测组件,其中感测组件的数目小于列存取线的数目;及存储器控制器,其可配置以从多个存储器页面大小选择存储器页面大小,其中所述多个存储器页面大小中的最小页面大小至少部分地基于感测组件的所述数目。

5、描述一种方法。在一些实例中,所述方法可包含:使用第一存储器页面大小来存取多个存储器库中的第一存储器库,及使用不同于所述第一存储器页面大小的第二存储器页面大小来存取所述多个存储器库中的第二存储器库。

6、描述一种方法。在一些实例中,所述方法可包含:接收对包含多个存储器区段的存储器阵列的存储器库中的存储器单元的存取请求,每一存储器区段具有多个存储器单元物理行;识别所述存储器库的所述多个存储器区段中的所述存储器单元位于其中的存储器区段;在所述存储器区段中识别所述多个存储器单元物理行中的包括所述存储器单元的物理行;在所述物理行中识别包括所述存储器单元的存储器页面;及产生逻辑行地址以打开所述存储器页面。

本文档来自技高网...

【技术保护点】

1.一种方法,其包括:

2.根据权利要求1所述的方法,其中所述存储器库包括多个存储器区段,且其中第一存储器区段包括所述第一行且第二存储器区段包括所述第二行。

3.根据权利要求1所述的方法,其中基础存储器页面大小包括所述第一多个逻辑值或所述第二多个逻辑值,所述方法包括:

4.根据权利要求1所述的方法,其中确定所述第一行中的所述第一多个逻辑值包括:

5.根据权利要求1所述的方法,其中缓冲所述存储器页面包括:

6.根据权利要求1所述的方法,进一步包括:

7.根据权利要求1所述的方法,进一步包括:

8.根据权利要求1所述的方法,其中所述存储器页面的所述子组的大小是所述存储器页面的大小的整数倍。

9.一种存储器系统,其包括:

10.根据权利要求9所述的存储器系统,其中所述存储器库包括多个存储器区段,且其中第一存储器区段包括所述第一行且第二存储器区段包括所述第二行。

11.根据权利要求9所述的存储器系统,其中基础存储器页面大小包括所述第一多个逻辑值或所述第二多个逻辑值,其中所述处理电路进一步经配置以致使所述存储器系统:

12.根据权利要求9所述的存储器系统,其中确定所述第一行中的所述第一多个逻辑值,所述处理电路进一步经配置以致使所述存储器系统:

13.根据权利要求9所述的存储器系统,其中缓冲所述存储器页面,所述处理电路进一步经配置以致使所述存储器系统:

14.根据权利要求9所述的存储器系统,其中所述处理电路进一步经配置以致使所述存储器系统:

15.根据权利要求9所述的存储器系统,其中所述处理电路进一步经配置以致使所述存储器系统:

16.根据权利要求9所述的存储器系统,其中所述存储器页的所述子集的大小是所述存储器页面的大小的整数倍。

17.一种存储代码的非暂时性计算机可读介质,所述代码包括指令,当所述指令由存储器系统的一个或多个处理器执行时,致使所述存储器系统:

18.根据权利要求17所述的非暂时性计算机可读介质,其中所述存储器库包括多个存储器区段,且其中第一存储器区段包括所述第一行且第二存储器区段包括所述第二行。

19.根据权利要求17所述的非暂时性计算机可读介质,其中基础存储器页面大小包括所述第一多个逻辑值或所述第二多个逻辑值,其中当所述指令由所述存储器系统的所述一个或多个处理器执行时,进一步致使所述存储器系统:

20.根据权利要求17所述的非暂时性计算机可读介质,其中确定所述第一行中的所述第一多个逻辑值,当所述指令由所述存储器系统的所述一个或多个处理器执行时,进一步致使所述存储器系统:

...

【技术特征摘要】

1.一种方法,其包括:

2.根据权利要求1所述的方法,其中所述存储器库包括多个存储器区段,且其中第一存储器区段包括所述第一行且第二存储器区段包括所述第二行。

3.根据权利要求1所述的方法,其中基础存储器页面大小包括所述第一多个逻辑值或所述第二多个逻辑值,所述方法包括:

4.根据权利要求1所述的方法,其中确定所述第一行中的所述第一多个逻辑值包括:

5.根据权利要求1所述的方法,其中缓冲所述存储器页面包括:

6.根据权利要求1所述的方法,进一步包括:

7.根据权利要求1所述的方法,进一步包括:

8.根据权利要求1所述的方法,其中所述存储器页面的所述子组的大小是所述存储器页面的大小的整数倍。

9.一种存储器系统,其包括:

10.根据权利要求9所述的存储器系统,其中所述存储器库包括多个存储器区段,且其中第一存储器区段包括所述第一行且第二存储器区段包括所述第二行。

11.根据权利要求9所述的存储器系统,其中基础存储器页面大小包括所述第一多个逻辑值或所述第二多个逻辑值,其中所述处理电路进一步经配置以致使所述存储器系统:

12.根据权利要求9所述的存储器系统,其中确定所述第一行中的所述第一多个逻辑值,所述处理电路进一步经配置以致使所述存储...

【专利技术属性】
技术研发人员:科拉多·维拉
申请(专利权)人:美光科技公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1