集成电路装置制造方法及图纸

一种集成电路装置，包括具有电介质结构和导电结构的第一衬底。离子注入到所述第一衬底中，所述离子穿过所述电介质结构和所述导电结构以限定所述第一衬底中的分离平面。所述第一衬底在所述分离平面被分离以获得具有所述电介质结构和所述导电结构的分离层。所述分离层用于形成具有多个堆叠集成电路(IC)层的三维集成电路装置，所述分离层为所述堆叠的集成电路层之一。

【技术实现步骤摘要】
相关专利申请的交叉引用本申请要求通过引用方式全部并入本申请中的以下临时申请的每个的优先权：于2015年1月9日提交的美国临时专利申请No.62/101,954以及于2015年2月24日提交的美国临时专利申请No.62/120,265。
本申请总体上涉及集成电路装置的制造。
技术介绍
本申请总体上涉及集成电路装置的制造。更具体地讲，本技术提供了使用异质(heterogeneous)且非均匀层堆叠并互连三维(3D)装置的所得装置，例如，完全制成的集成电路。举例来说，集成电路除其他之外可以包括存储装置、处理器装置、数字信号处理装置、专用装置、控制装置、通信装置等。
技术实现思路
根据本技术，提供了总体上涉及集成电路装置的制造的技术。更具体地讲，本技术提供了使用异质且非均匀层堆叠并互连三维(3D)装置的装置，例如，完全制成的集成电路。举例来说，集成电路除其他之外可以包括存储装置、处理器装置、专用装置、控制装置、通信装置等。提供了一种具有电介质结构(dielectric structures)和导电结构(conductive structures)的第一衬底。离子(ions)注入到所述第一衬底中，本文档来自技高网...

【技术保护点】
一种集成电路装置，包括：第一衬底，具有电介质结构、导电结构和第一互连结构，所述第一衬底包括在与所述第一互连结构相对的一侧上的分离表面；粘结氧化层；以及第二衬底，包括第二互连结构，所述第二互连结构粘结在所述第一衬底上并且与所述第一互连结构连通以形成具有多个堆叠集成电路层的三维集成电路装置，所述第一衬底为所述堆叠集成电路层中的一个，并且所述第二衬底为所述堆叠集成电路层中的另一个。

【技术特征摘要】
2015.01.09 US 62/101,954;2015.02.24 US 62/120,2651.一种集成电路装置，包括：第一衬底，具有电介质结构、导电结构和第一互连结构，所述第一衬底包括在与所述第一互连结构相对的一侧上的分离表面；粘结氧化层；以及第二衬底，包括第二互连结构，所述第二互连结构粘结在所述第一衬底上并且与所述第一互连结构连通以形成具有多个堆叠集成电路层的三维集成电路装置，所述第一衬底为所述堆叠集成电路层中的一个，并且所述第二衬底为所述堆叠集成电路层中的另一个。2.根据权利要求1所述的集成电路装置，其中，所述第二互连结构粘结在所述分离表面上。3.根据权利要求1所述的集成电路装置，其中，所述第二互连结构粘结在所述第...

【专利技术属性】
技术研发人员：E·F·希欧多尔，I·C·迈克尔，
申请(专利权)人：硅源公司，
类型：新型
国别省市：美国;US