浅沟槽隔离结构、包含其的晶体管及其制作方法技术

本发明专利技术涉及浅沟槽隔离结构、包含其的晶体管及其制作方法。一种浅沟槽隔离（STI）结构的制作方法，其特征在于包括步骤：提供半导体衬底；在所述半导体衬底中形成多个第一沟槽，其中所述多个第一沟槽分别包括具有上窄下宽形状的上部分；在所述第一沟槽内填充有氧化物层；在所述氧化物层中形成第二沟槽，其中在第一沟槽的顶部处，所述第二沟槽的横向宽度与第一沟槽的横向宽度相同；在所述第二沟槽中填充氮化物层，以使得在第二沟槽顶部处，所述氮化物层密封所述氧化物层。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及浅沟槽隔离结构、包含其的晶体管及其制作方法。
技术介绍
随着MOS器件特征尺寸的不断缩小，晶体管之间的空间也相应的缩小，因此将所有元件嵌入到非常有限的空间变得越来越有挑战性，这对于重叠和其他工艺提出了巨大的挑战。另外，对于应力工程的使用（例如eSiGe、eSi:C）需要保护浅沟槽隔离结构（STI）的拐角。通常这需要使用假栅来保护拐角，这使得更难缩小面积。另外，因为使用高K栅电介质作为栅电介质，用氮化物作为侧墙来密封STI以防止氧化物与高k栅电介质相互作用。然而，在STI中必须使用氧化物来形成与衬底（例如Si）的良好界面。
技术实现思路
为了解决上述问题，本专利技术一方面提供一种浅沟槽隔离（STI）结构的制作方法，其特征在于包括如下步骤：提供半导体衬底；在所述半导体衬底中形成多个第一沟槽，其中所述多个第一沟槽分别包括具有上窄下宽形状的上部分；在所述第一沟槽内填充有氧化物层；在所述氧化物层中形成第二沟槽，其中在第一沟槽的顶部处，所述第二沟槽的横向宽度与第一沟槽的横向宽度相同；在所述第二沟槽中填充氮化物层，以使得在第二沟槽顶部处，所述氮化物层密封所述氧化物层。本专利技术另一专利技术提供一种STI结构，其特征在于包括：半导体衬底；沟槽，形成在所述半导体衬底中，其中所述沟槽包括具有上窄下宽形状的上部分；氧化物层，填充在所述沟槽中；以及氮化物层，嵌入在所述氧化物层中，其中所述氮化物层从氧化物层顶部延伸进入所述氧化物层内，并且在沟槽顶部处，所述氮化物层的横向宽度等于所述氧化物层的横向宽度，以使得在沟槽顶面处，所述氮化物层密封所述氧化物层。本专利技术再一方面提供一种MOS器件的制作方法，包括如下步骤：提供具有如权利要求7所述的STI结构的半导体衬底；在所述半导体衬底中形成有源区；在有源区上形成栅极堆叠；在栅极堆叠两侧的有源区内形成源/漏区；在源/漏区内、相邻相应的STI结构形成凹槽；在所述凹槽内外延形成应力元件；形成层间介电层；以及形成源/漏接触。本专利技术再一方面提供一种MOS器件，包括：具有如权利要求7所述的STI结构的衬底；有源区，在所述半导体衬底中形成；栅极堆叠，在有源区上形成；源/漏区，在栅极两侧的有源区内形成；凹槽，在源/漏区内、相邻相应的STI结构形成；应力元件，在所述凹槽内外延形成；层间介电层；以及源/漏接触。技术效果：总之，在本专利技术中，倒转形状能够在用于形成应力元件（例如eSiGe或eSi:C）的源/漏凹槽期间保护Si的拐角。使用较小的顶部开口结构，夹持结构氮化物能够完全密封STI，这能够防止STI氧化物和高K栅电介质的相互作用。附图说明通过参考以下描述和用于示出各个实施例的附图可以最好地理解实施例。在附图中：图1示出根据本专利技术的半导体衬底的截面图；图2示出在半导体衬底上形成掩模后的结构的截面图；图3a、3b示出在衬底中形成两种形状的沟槽后的结构的截面图；图4示出在沟槽中填充氧化物后的结构的截面图；图5示出在沟槽内形成另外的开口后的结构的截面图；图6示出沉积氮化物后的结构的截面图；图7示出平坦化至沟槽顶面后的结构的截面图；图8示出形成凹槽后的结构的截面图；以及图9示出在凹槽内形成应力元件后的结构的截面图。具体实施方式下面，参考附图描述本专利技术的实施例的一个或多个方面，其中在整个附图中一般用相同的参考标记来指代相同的元件。在下面的描述中，为了解释的目的，阐述了许多特定的细节以提供对本专利技术实施例的一个或多个方面的彻底理解。然而，对本领域技术人员来说可以说显而易见的是，可以利用较少程度的这些特定细节来实行本专利技术实施例的一个或多个方面。另外，虽然就一些实施方式中的仅一个实施方式来公开实施例的特定特征或方面，但是这样的特征或方面可以结合对于任何给定或特定应用来说可能是期望的且有利的其它实施方式的一个或多个其它特征或方面。第一实施例首先提供如图1所示的半导体衬底100，衬底100依照器件用途需要而合理选择，可包括单晶体硅（Si）、绝缘体上硅（SOI）、单晶体锗（Ge）、绝缘体上锗（GeOI）、应变硅（Strained Si）、锗硅（SiGe），或是化合物半导体材料，例如氮化镓（GaN）、砷化镓（GaAs）、磷化铟(InP)、锑化铟（InSb），以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑，衬底100优选地为体Si或SOI。接下来，将在所述半导体衬底中形成沟槽。为此，可以使用激光、等离子体蚀刻工艺、喷砂工艺、机械研磨工艺或任意类似的方法来形成。优选地，可以执行以下步骤。在半导体衬底100上形成掩模。优选地，所述掩模包括在衬底上的第一硬掩模1021以及在第一硬掩模上的第二硬掩模1022，如图2所示。在一个具体实施例中，所述第一硬掩模为氧化物（例如SiO2），所述第二硬掩模为氮化物（例如Si3N4）。形成掩模的方法例如通过沉积工艺形成，包括但不限于化学气相沉积（CVD）、等离子辅助CVD、原子层沉积（ALD）、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺。作为替代，所述掩模还可以利用热氧化及沉积工艺的组合形成。在上述具有第一以及第二硬掩模的实施例中，可以先用热氧化的方法形成氧化物作为第一硬掩模，而后利用沉积工艺形成氮化物作为第二硬掩模。随后在掩模上涂布光致抗蚀剂层并通过曝光、显影等光刻工艺图案化，以露出部分掩模。随后，利用例如反应离子刻蚀（RIE）或等离子刻蚀等的干法刻蚀工艺或湿法刻蚀工艺或二者的组合，去除露出部分的掩模，至露出下面的半导体衬底100，以形成开口，去除光致抗蚀剂层。在暴露出的半导体衬底中形成沟槽104，如图3a所示。通过横向反应离子刻蚀（RIE）或湿法刻蚀，所述沟槽为上窄下宽形状，这与常规的沟槽形状相反。在常规的沟槽形成工艺中，由于晶体本身的性质，通过刻蚀往往形成的是上宽下窄或接近垂直的形状。而在本专利技术中，有意选择横向反应离子刻蚀（RIE）或湿法刻蚀来形成上窄下宽形状，即倒转的形状。另外，所述沟槽还可以具有图3b所示的形状，即“∑”形。在形成上部分的基础上形成第二部分，所述第二部分与所述上部分呈镜像对称，即包括两个部分，上部分为上述工艺形成的上窄下宽形状的在形成上部分的基础上形成第二部分，所述第二部分与所述上部分呈镜像对称。诸如“∑”形的沟槽能够提高器件性能的原因在于，其更接近于栅结构下方的沟道，在后续步骤中更容易将应力引入沟道中。在一个实施例中，“Σ”形沟槽的形成可以是这样的，对于晶面取向为<100>衬底，如果通过TMAH或KOH等腐蚀液进行腐蚀，则将得到沿{111本文档来自技高网...

【技术保护点】
一种浅沟槽隔离（STI）结构的制作方法，其特征在于包括如下步骤：提供半导体衬底；在所述半导体衬底中形成多个第一沟槽，其中所述多个第一沟槽分别包括具有上窄下宽形状的上部分；在所述第一沟槽内填充有氧化物层；在所述氧化物层中形成第二沟槽，其中在第一沟槽的顶部处，所述第二沟槽的横向宽度与第一沟槽的横向宽度相同；在所述第二沟槽中填充氮化物层，以使得在第二沟槽顶部处，所述氮化物层密封所述氧化物层。

【技术特征摘要】
1.一种浅沟槽隔离（STI）结构的制作方法，其特征在于包括如下步骤：
提供半导体衬底；
在所述半导体衬底中形成多个第一沟槽，其中所述多个第一沟槽分别包括具有上窄下宽形状的上部分；
在所述第一沟槽内填充有氧化物层；
在所述氧化物层中形成第二沟槽，其中在第一沟槽的顶部处，所述第二沟槽的横向宽度与第一沟槽的横向宽度相同；
在所述第二沟槽中填充氮化物层，以使得在第二沟槽顶部处，所述氮化物层密封所述氧化物层。
2.如权利要求1所述的制作方法，其中所述第一沟槽被形成为具有下部分，从而使得第一沟槽整体为∑形。
3.如权利要求1所述的制作方法，其中形成第一沟槽的步骤包括如下步骤：
在所述半导体衬底上形成掩模层；
在掩模层中形成开口，以暴露所述半导体衬底；以及
在暴露出的半导体衬底中通过横向反应离子刻蚀（RIE）或湿法刻蚀形成所述上部分。
4.如权利要求1所述的制作方法，其中填充所述氧化物层包括如下步骤：
沉积氧化物并平坦化至所述第一沟槽顶部。
5.如权利要求1所述的制作方法，其中填充氮化物层包括：
沉积氮化物并平坦化至第二沟槽顶部。
6.如权利要求3所述的制作方法，其中所述掩模层包括氧化物掩模层以及覆盖其上的氮化物掩模层。
7.一种STI结构，其特征在于包括：
半导体衬底；
沟槽，形成在所述半导体衬底中，其中所述沟槽包括具有上窄下宽形状的上部分；
氧化物层，填充在所述沟槽中；以及
氮化物层，嵌入在所述氧化物层中，其中所述氮化物层从氧化物层顶部延伸进入所述氧化物层内，并且在沟槽顶部处，所述氮化物层的横向宽度等于所述氧化物层的横向宽度，以使得在沟槽顶面处，所述氮化物层密封所述氧化物层。
8.如权利要求7所述的STI结构，其中所述沟槽还包括下部分，...

【专利技术属性】
技术研发人员：骆志炯，朱慧珑，尹海洲，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11