浅沟槽制备方法技术

本发明专利技术涉及半导体制备领域，具体涉及一种浅沟槽制备方法，通过沉积多层不同材质的硬掩膜层或通过离子注入、高温退火，光照使得所掩膜层自上而下的刻蚀速率逐渐递减，通过控制硬掩膜层在湿法刻蚀中回拉速率的不同，形成有利于STI氧化硅填充的阶梯状结构，可以同时满足STI氧化硅填充和corner rounding(圆角)的工艺要求。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及半导体制备领域，具体涉及一种，通过沉积多层不同材质的硬掩膜层或通过离子注入、高温退火，光照使得所掩膜层自上而下的刻蚀速率逐渐递减，通过控制硬掩膜层在湿法刻蚀中回拉速率的不同，形成有利于STI氧化硅填充的阶梯状结构，可以同时满足STI氧化硅填充和corner rounding(圆角)的工艺要求。【专利说明】
本专利技术涉及半导体制备领域，具体涉及一种。
技术介绍
集成电路制造技术随着摩尔定律而快速向微小化发展，晶片尺寸因集成度提高而 不断缩小以增加晶片单位面积的元件数量。生产线上的使用的线宽（critical dimension， ⑶）已经由微米进入到纳米领域，使用的曝光源大部分使用248nm甚至193nm的波长以增 加解析度。但是无论器件尺寸如何缩小，元件之间仍需进行适当隔离或绝缘。隔离技术 (isolation technology)已经由局部氧化法（L0C0S)进步到浅沟槽隔离（shall〇w trench isolation, STI)。STI具有隔离区面积小及平坦性佳的特点，由于配合化学机械研磨 (chemical mechanical polishing，CMP)，使得平坦效果更为理想，目前已广泛应用到半导 体器件的制备中。 现有技术通常采用氮化硅作为STI的硬质掩膜层，为了扩大STI氧化硅填充 的工艺窗口，并在随后的高温氧化过程中达到Corner rounding(圆角）的效果，目前 一般会用湿法刻蚀对氮化桂进行回拉工艺（pull back)，使得开口扩大。例如中国专利 (CN101937862A)公开了一种浅沟槽隔离结构形成方法，包括如下步骤：提供衬底，所述衬 底上依次形成有衬垫氧化层和氮化硅层；在所述衬底形成浅沟槽；在所述浅沟槽侧壁以及 氮化硅层表面形成保护层；对浅沟槽顶部的氮化硅进行圆化，形成顶部圆化的氮化硅；在 所述浅沟槽填充隔离介质层。 但是现有技术中拉大浅沟槽开口的技术比较单一，速度不是很理想，同时进行圆 角化的过程中也可能对衬底造成损伤。
技术实现思路
本专利技术提供了一种沟槽制备方法，是根据现有的STI技术的一种优化，技术方案 为： 一种，其中，包括如下步骤： 步骤S1、提供一衬底，于所述衬底上表面制备至少一层硬掩膜层，且所述衬底上表 面的硬掩膜层自上而下的刻蚀速率逐渐递减； 步骤S2、进行图案化工艺，依次刻蚀所述硬掩膜层至所述衬底中，形成沟槽； 步骤S3、对所述沟槽顶部开口处的硬掩膜层进行刻蚀，以拉大所述沟槽顶部开 Π ； 步骤S4、沉积绝缘材料将沟槽进行填充，进行平坦化处理。 上述的方法，其中，通过沉积多层不同材质的硬掩膜层使得所述硬掩膜层自上而 下的刻蚀速率逐渐递减。 上述的方法，其中，当沉积多层掩膜层使得所述硬掩膜层自上而下的刻蚀速率逐 渐递减时，沉积的掩膜层至少为两层。 上述的方法，其中，通过离子注入、高温退火和/或光照使得所述硬掩膜层自上而 下的刻蚀速率逐渐递减。 上述的方法，其中，通过离子注入工艺使所述硬掩膜层自上而下的刻蚀速率逐渐 递减时，离子注入的深度小于所述硬掩膜层总厚度的 80%。 上述的方法，其中，所述硬掩膜层的总厚度大于1〇1。 上述的方法，其中，所述衬底上表面的硬掩膜层自上而下的湿法刻蚀速率逐渐递 减。 上述的方法，其中，步骤S3中，所述刻蚀工艺为湿法刻蚀工艺。 上述的方法，其中，步骤S3中，对所述沟槽顶部开口处的硬掩膜层进行刻蚀后，所 述沟槽的顶部开口至少拉大10具。 上述的方法，其中，步骤S3中，对所述沟槽顶部开口处的硬掩膜层进行刻蚀时，不 会对所述衬底进行刻蚀。 本专利技术通过控制硬掩膜层在湿法刻蚀中回拉速率的不同，形成有利于STI氧化硅 填充的阶梯状结构，提高了 STI结构的填充率。 【专利附图】【附图说明】 通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征、夕卜 形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例 绘制附图，重点在于示出本专利技术的主旨。 图la-1 e为本专利技术实施例一的制备流程图； 图2a-2f为本专利技术实施例二的制备流程图。 【具体实施方式】 在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然 而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以 实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进 行描述。 应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的 实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给 本领域技术人员。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤以及详细的结 构，以便阐释本专利技术的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描 述外，本专利技术还可以具有其他实施方式。 本专利技术公开了一种，包括如下步骤： 首先执行步骤si :提供一衬底，于所述衬底上表面制备至少一层硬掩膜层，且所 述衬底上表面的硬掩膜层自上而下的刻蚀速率逐渐递减。 在本专利技术的实施例中，该衬底为硅衬底但不仅仅局限于硅衬底，在其他的一些实 施例中也可以为SOI (Silicon On Insulator)晶圆，在该衬底中还可形成有陇区（weii)，相 关实施例中在此不予赘述。上述沉积的硬掩膜层总厚度要大于，且衬底上表面的硬掩 膜层自上而下的湿法刻蚀速率逐渐递减。 其中，一个可选的实施方式为，通过沉积多层不同材质的硬掩膜层使得硬掩膜层 自上而下的刻蚀速率逐渐递减。其中，当沉积多层掩膜层使得硬掩膜层自上而下的刻蚀速 率逐渐递减时，该沉积的掩膜层至少为两层，根据实际需求可沉积两层、三层、四层以及更 多层的硬掩膜层，对本专利技术并不影响，在此不予赘述。而在本专利技术中，另，一个可选的实施方 式为，通过离子注入、高温退火和/或光照使得硬掩膜层自上而下的刻蚀速率逐渐递减，当 通过离子注入工艺使硬掩膜层自上而下的刻蚀速率逐渐递减时，离子注入的深度小于硬掩 膜层沉积的总厚度的80%。 继续执行步骤S2 :进行图案化工艺，依次刻蚀硬掩膜层至衬底中，形成沟槽。 具体的，首先旋涂一层光刻胶在硬掩膜层的上表面，之后借助一具有光刻图案的 掩膜板进行曝光显影工艺，于光刻胶中形成开口，然后以形成有开口的光刻胶为刻蚀掩膜 向下进行千法刻蚀至衬底中形成沟槽，之后移除剩余光刻胶。同时，在旋涂光刻胶之前，可 预先涂覆一层底部抗反射层（BARC)在硬掩膜层的上表面，之后再旋涂光刻胶，利用BARC来 减小在曝光工艺中由于光线的折射从而对光刻胶造成过度曝光的现象，提高光刻精度。但 是本领域技术人员应当理解，旋涂BARC为可选的技术方案，为控制成本也可以不涂覆BARC 直接旋涂光刻胶并进行后续光刻工艺，对本专利技术并无影响。 继续执行步骤S3 :对沟槽顶部开口处的硬掩膜层进行刻蚀，以拉大沟槽顶部开 在本专利技术中，采用湿法刻蚀工艺来对沟槽顶部开口处的硬掩膜层进行刻蚀，由于 衬底上表面的硬掩膜层自上而下关于湿法刻蚀的速率逐渐递减，因此在进行湿法刻蚀工 本文档来自技高网...

【技术保护点】
一种浅沟槽制备方法，其特征在于，包括如下步骤：步骤S1、提供一衬底，于所述衬底上表面制备至少一层硬掩膜层，且所述衬底上表面的硬掩膜层自上而下的刻蚀速率逐渐递减；步骤S2、进行图案化工艺，依次刻蚀所述硬掩膜层至所述衬底中，形成沟槽；步骤S3、对所述沟槽顶部开口处的硬掩膜层进行刻蚀，以拉大所述沟槽顶部开口；步骤S4、沉积绝缘材料将沟槽进行填充，进行平坦化处理。

【技术特征摘要】

【专利技术属性】
技术研发人员：鲍宇，周晓强，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31