晶体管的形成方法技术

技术编号:10548968 阅读:112 留言:0更新日期:2014-10-17 10:04
一种晶体管的形成方法,包括:在半导体衬底上形成栅介质层;对栅介质层进行杂质掺杂,用于调整晶体管的功函数;进行杂质掺杂后,在栅介质层上形成栅极。本发明专利技术对栅介质层进行杂质掺杂,可以在栅介质层中形成功函数调整区。而且,该杂质掺杂过程可以有效控制杂质掺杂的浓度、时间,可以形成均匀掺杂并避免掺杂杂质扩散进入衬底。而且,可以增大栅介质层的介电常数,进而减小晶体管的等效氧化层厚度。另外,对栅介质层进行杂质掺杂而不再形成功函数调整层,可以相应减小晶体管的厚度尺寸,有利于半导体技术向更小特征尺寸迈进,促进半导体工艺的进步。

【技术实现步骤摘要】
晶体管的形成方法
本专利技术涉及半导体
,尤其涉及一种晶体管的形成方法。
技术介绍
随着半导体技术的不断发展,MOS晶体管的特征尺寸不断缩小,MOS晶体管的栅介质层的厚度也按等比例缩小的原则变得越来越薄。当所述栅介质层的厚度薄到一定的程度后,其可靠性问题,尤其是与时间相关的击穿、热载流子效应、栅电极中的杂质向衬底的扩散等问题,将严重影响器件的稳定性和可靠性。现在,SiO2层作为栅介质层已经达到其物理厚度极限,利用高K栅介质层替代SiO2栅介质层,可以在保持等效氧化层厚度(EOT,EquivalentOxideThickness)不变的情况下大大增加栅介质层的物理厚度,从而减小了栅极漏电流。现有技术的形成包括高K栅介质层和金属栅的PMOS晶体管工艺,具体方法包括:参照图1,在半导体衬底10上形成伪栅极11,在伪栅极11两侧的半导体衬底10中形成源极12和漏极13;参照图2,沉积层间介质层14,层间介质层14覆盖伪栅极11周围的半导体衬底10;参照图2和图3,去除伪栅极11,形成沟槽15;参照图3和图4,在沟槽15中形成高K栅介质层16;参照图5,在高K栅介质层16上形成功函数调整本文档来自技高网...
晶体管的形成方法

【技术保护点】
一种晶体管的形成方法,其特征在于,包括:在半导体衬底上形成栅介质层;对所述栅介质层进行杂质掺杂,用于调整晶体管的功函数;进行杂质掺杂后,在所述栅介质层上形成栅极。

【技术特征摘要】
1.一种晶体管的形成方法,其特征在于,包括:在半导体衬底上形成栅介质层;对所述栅介质层进行杂质掺杂,用于调整晶体管的功函数;进行杂质掺杂后,进行退火处理,所述退火处理过程,向退火反应腔内通入氧气;退火处理后,在所述栅介质层上形成栅极。2.如权利要求1所述的形成方法,其特征在于,在半导体衬底上形成栅介质层之前,包括:在所述衬底上形成伪栅极;在所述伪栅极周围的衬底上形成层间介质层;去除所述伪栅极,形成沟槽,所述栅介质层覆盖沟槽底部和侧壁。3.如权利要求2所述的形成方法,其特征在于,在所述沟槽中形成占沟槽部分高度的栅介质层的方法,包括:沉积介质层,所述介质层覆盖所述层间介质层、沟槽的底部和侧壁;使用化学机械抛光法,去除所述层间介质层上的介质层。4.如权利要求2所述的形成方法,其特征在于,在所述栅介质层上形成栅极的方法,包括:沉积栅极材料,所述栅极材料覆盖层间介质层、填充满沟槽;去除高出层间介质层上表面的栅极材料,沟槽中剩余的栅极材料为栅极。5.如权利要求1所述的形成方法,其特征在于,在所述衬底上形成栅介质层时,还形成位于栅介质层上的伪栅极;在对栅介质层进行杂质掺...

【专利技术属性】
技术研发人员:何永根陈勇
申请(专利权)人:中芯国际集成电路制造上海有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1