数据读取方法、存储器控制器与存储器存储装置制造方法及图纸

本发明专利技术提供一种数据读取方法、存储器控制器与存储器存储装置。此读取方法是用于包括多个实体擦除单元的可擦写式非易失性存储器模块，包括：配置多个逻辑地址以映射至部分的实体擦除单元；接收来自主机系统的多个读取指令，其中这些读取指令指示读取上述逻辑地址中的多个第一逻辑地址；执行这些读取指令，并且判断第一逻辑地址是否为连续；以及若第一逻辑地址为连续，从实体擦除单元中预读取属于一个逻辑范围的数据至缓冲存储器。由此，可以提升读取数据的速度。

【技术实现步骤摘要】
数据读取方法、存储器控制器与存储器存储装置
本专利技术是有关于一种数据读取方法，且特别是有关于一种用于可擦写式非易失性存储器模块的数据读取方法、存储器控制器与存储器存储装置。
技术介绍
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可擦写式非易失性存储器模块(例如，闪速存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内置在上述所举例的各种便携式多媒体装置中。一般来说，可擦写式非易失性存储器模块会由一个存储器控制器来控制，并且存储器控制器会接收来自于主机系统的读取指令。存储器控制器会根据所接收到的读取指令从可擦写式非易失性存储器模块中读取数据。存储器控制器可建立一个指令阵列，其中存储了来自于主机系统的读取指令。存储器控制器可自行决定指令阵列中读取指令的执行顺序。并且，存储器控制器可从可擦写式非易失性存储器模块预读(pre-read)一些数据至一个缓冲存储器，以便当主机系统要读取多个连续的地址时可增加读取数据的速度。然而，主机系统下达读取指令给存储器控制器不一定会依序，此会造成预读的数据从缓冲存储器中被清除。因此，如何增加读取数据的速度，为此领域技术人员所关心的议题。
技术实现思路
本专利技术的范例实施例中提出一种数据读取方法、存储器控制器与存储器存储装置，可以增加读取数据的速度。本专利技术一范例实施例提出一种数据读取方法，用于控制一可擦写式非易失性存储器模块。此可擦写式非易失性存储器模块包括多个实体擦除单元。上述的数据读取方法包括：配置多个逻辑地址以映射至部分的实体擦除单元；接收来自主机系统的多个第一读取指令，其中第一读取指令指示读取上述逻辑地址中的多个第一逻辑地址；执行第一读取指令，并且判断第一逻辑地址是否为连续；以及若第一逻辑地址为连续，从实体擦除单元中预读取属于第一逻辑范围的数据至缓冲存储器。在一范例实施例中，上述的数据读取方法，还包括：接收来自于主机系统的一个第二读取指令，其中第二读取指令指示读取一个第二逻辑地址；判断第二逻辑地址是否在上述逻辑地址中的一预定范围内，其中预定范围包括第一逻辑范围；若第二逻辑地址在预定范围内，判断第二逻辑地址是否为第一逻辑范围的起始逻辑地址；以及若第二逻辑地址为起始逻辑地址，则传送属于第二逻辑地址的数据给主机系统。在一范例实施例中，上述的数据读取方法，还包括：若第二逻辑地址为起始逻辑地址，从实体擦除单元中预读取属于一个第二逻辑范围的数据至缓冲存储器中，其中第二逻辑范围是接续在第一逻辑范围之后。在一范例实施例中，上述的数据读取方法还包括：若第二逻辑地址不为起始逻辑地址，维持属于第一逻辑范围的数据在缓冲存储器中并且启动一个计时器；以及若计时器所记录的数值大于一个临界值，清除缓冲存储器中属于第一逻辑范围的数据。在一范例实施例中，上述的临界值正比于可擦写式非易失性存储器模块的读取时间。在一范例实施例中，上述的数据读取方法还包括：接收来自于主机系统的一个第三读取指令，其中第三读取指令指示读取逻辑地址中的一个第三逻辑地址；以及若第三逻辑地址为起始逻辑地址，重置计时器并且传送属于第三逻辑地址的数据至主机系统。在一范例实施例中，上述的数据读取方法还包括：若第二逻辑地址不在预定范围内，清除缓冲存储器中属于第一逻辑范围的数据。在一范例实施例中，上述的数据读取方法还包括：接收来自于主机系统的一个第二读取指令，其中第二读取指令指示读取逻辑地址中的一个第二逻辑地址；判断第二逻辑地址是否在预定范围内，其中预定范围包括第一逻辑范围；若第二逻辑地址在预定范围内，判断第二逻辑地址是否在第一逻辑范围内；若第二逻辑地址在第一逻辑范围内，传送属于第二逻辑地址的数据给主机系统。在一范例实施例中，上述的数据读取方法还包括：若第二逻辑地址不在第一逻辑范围内，维持属于第一逻辑范围的数据在缓冲存储器中并且启动一计时器；以及若计时器所记录的数值大于临界值，清除缓冲存储器中属于第一逻辑范围的数据。在一范例实施例中，上述第一逻辑范围的大小等于缓冲存储器的存储器空间的大小。以另外一个角度来说，本专利技术一范例实施例提出一种存储器存储装置，包括连接器、可擦写式非易失性存储器模块与存储器控制器。连接器是用以电性连接至一主机系统。可擦写式非易失性存储器模块包括多个实体擦除单元。存储器控制器是电性连接至连接器与可擦写式非易失性存储器模块，用以配置多个逻辑地址以映射至部分的实体擦除单元，并且接收来自主机系统的多个第一读取指令。这些第一读取指令指示读取上述逻辑地址中的多个第一逻辑地址。存储器控制器也用以执行这些第一读取指令，并且判断第一逻辑地址是否为连续。若第一逻辑地址为连续，存储器控制器用以从实体擦除单元中预读取属于上述逻辑地址中第一逻辑范围的数据至一个缓冲存储器。在一范例实施例中，上述的存储器控制器还用以接收来自于主机系统的第二读取指令，其中第二读取指令指示读取逻辑地址中的第二逻辑地址。存储器控制器还用以判断第二逻辑地址是否在逻辑地址中的预定范围内，其中预定范围包括第一逻辑范围。若第二逻辑地址在预定范围内，存储器控制器还用以判断第二逻辑地址是否为第一逻辑范围的起始逻辑地址。若第二逻辑地址为起始逻辑地址，存储器控制器还用以传送属于第二逻辑地址的数据给主机系统。在一范例实施例中，若第二逻辑地址不为起始逻辑地址，存储器控制器还用以维持属于第一逻辑范围的数据在缓冲存储器中并且启动计时器。若计时器所记录的数值大于临界值，存储器控制器还用以清除缓冲存储器中属于第一逻辑范围的数据。在一范例实施例中，上述的存储器控制器还用以接收来自于主机系统的第三读取指令，其中第三读取指令指示读取逻辑地址中的第三逻辑地址。若第三逻辑地址为起始逻辑地址，存储器控制器还用以重置计时器并且传送属于第三逻辑地址的数据至主机系统。在一范例实施例中，上述的存储器控制器还用以接收来自于主机系统的第二读取指令，其中第二读取指令指示读取逻辑地址中的第二逻辑地址。存储器控制器还用以判断第二逻辑地址是否在逻辑地址中的预定范围内。若第二逻辑地址在预定范围内，存储器控制器还用以判断第二逻辑地址是否在第一逻辑范围内。若第二逻辑地址在第一逻辑范围内，存储器控制器还用以传送属于第二逻辑地址的数据给主机系统。在一范例实施例中，若第二逻辑地址不在第一逻辑范围内，存储器控制器还用以维持属于第一逻辑范围的数据在缓冲存储器中并且启动计时器。若计时器所记录的数值大于临界值，存储器控制器还用以清除缓冲存储器中属于第一逻辑范围的数据。以另外一个角度来说，本专利技术一范例实施例提出一种存储器控制器，用于控制一可擦写式非易失性存储器模块。此存储器控制器包括主机接口、存储器接口与存储器管理电路。主机接口是用以电性连接至一主机系统。存储器接口是用以电性连接至可擦写式非易失性存储器模块，并且此可擦写式非易失性存储器模块包括多个实体擦除单元。存储器管理电路是电性连接至主机接口与存储器接口，用以配置多个逻辑地址以映射至部分的实体擦除单元，并且接收来自主机系统的多个第一读取指令。其中这些第一读取指令指示读取上述逻辑地址中的多个第一逻辑地址。存储器管理电路也用以执行第一读取指令，并且判断第一逻辑地址是否为连续。若第一逻辑地址为连续，存储器管理电路用以从实体擦本文档来自技高网...

【技术保护点】
一种数据读取方法，用于一可擦写式非易失性存储器模块，其特征在于，该可擦写式非易失性存储器模块包括多个实体擦除单元，该数据读取方法包括：配置多个逻辑地址以映射至部分的该些实体擦除单元；接收来自一主机系统的多个第一读取指令，其中该些第一读取指令指示读取该些逻辑地址中的多个第一逻辑地址；执行该些第一读取指令，并且判断该些第一逻辑地址是否为连续；以及若该些第一逻辑地址为连续，从该些实体擦除单元中预读取属于该些逻辑地址中一第一逻辑范围的数据至一缓冲存储器。

【技术特征摘要】
1.一种数据读取方法，用于一可擦写式非易失性存储器模块，其特征在于，该可擦写式非易失性存储器模块包括多个实体擦除单元，该数据读取方法包括：配置多个逻辑地址以映射至部分的该些实体擦除单元；接收来自一主机系统的多个第一读取指令，其中该些第一读取指令指示读取该些逻辑地址中的多个第一逻辑地址；执行该些第一读取指令；排序该些第一读取指令所指示的该些第一逻辑地址；判断该些第一逻辑地址是否为连续；若该些第一逻辑地址为连续，从该些实体擦除单元中预读取属于该些逻辑地址中一第一逻辑范围的数据至一缓冲存储器；以及若该些第一逻辑地址非为连续时，接收下一个读取指令。2.根据权利要求1所述的数据读取方法，其特征在于，还包括：接收来自于该主机系统的一第二读取指令，其中该第二读取指令指示读取该些逻辑地址中的一第二逻辑地址；判断该第二逻辑地址是否在该些逻辑地址中的一预定范围内，其中该预定范围包括该第一逻辑范围；若该第二逻辑地址在该预定范围内，判断该第二逻辑地址是否为该第一逻辑范围的一起始逻辑地址；以及若该第二逻辑地址为该起始逻辑地址，则传送属于该第二逻辑地址的数据给该主机系统。3.根据权利要求2所述的数据读取方法，其特征在于，还包括：若该第二逻辑地址为该起始逻辑地址，从该些实体擦除单元中预读取属于该些逻辑地址中一第二逻辑范围的数据至该缓冲存储器中，其中该第二逻辑范围是接续在该第一逻辑范围之后。4.根据权利要求2所述的数据读取方法，其特征在于，还包括：若该第二逻辑地址不为该起始逻辑地址，维持属于该第一逻辑范围的数据在该缓冲存储器中并且启动一计时器；以及若该计时器所记录的一数值大于一临界值，清除该缓冲存储器中属于该第一逻辑范围的数据。5.根据权利要求4所述的数据读取方法，其特征在于，该临界值正比于该可擦写式非易失性存储器模块的一读取时间。6.根据权利要求4所述的数据读取方法，其特征在于，还包括：接收来自于该主机系统的一第三读取指令，其中该第三读取指令指示读取该些逻辑地址中的一第三逻辑地址；以及若该第三逻辑地址为该起始逻辑地址，重置该计时器并且传送属于该第三逻辑地址的数据至该主机系统。7.根据权利要求2所述的数据读取方法，其特征在于，还包括：若该第二逻辑地址不在该预定范围内，清除该缓冲存储器中属于该第一逻辑范围的数据。8.根据权利要求1所述的数据读取方法，其特征在于，还包括：接收来自于该主机系统的一第二读取指令，其中该第二读取指令指示读取该些逻辑地址中的一第二逻辑地址；判断该第二逻辑地址是否在该些逻辑地址中的一预定范围内，其中该预定范围包括该第一逻辑范围；若该第二逻辑地址在该预定范围内，判断该第二逻辑地址是否在该第一逻辑范围内；以及若该第二逻辑地址在该第一逻辑范围内，传送属于该第二逻辑地址的数据给该主机系统。9.根据权利要求8所述的数据读取方法，其特征在于，还包括：若该第二逻辑地址不在该第一逻辑范围内，维持属于该第一逻辑范围的数据在该缓冲存储器中并且启动一计时器；以及若该计时器所记录的一数值大于一临界值，清除该缓冲存储器中属于该第一逻辑范围的数据。10.根据权利要求1所述的数据读取方法，其特征在于，该第一逻辑范围的大小等于该缓冲存储器的一存储器空间的大小。11.一种存储器存储装置，其特征在于，包括：一连接器，用以电性连接至一主机系统；一可擦写式非易失性存储器模块，包括多个实体擦除单元；以及一存储器控制器，电性连接至该连接器与该可擦写式非易失性存储器模块，用以配置多个逻辑地址以映射至部分的该些实体擦除单元，并且接收来自该主机系统的多个第一读取指令，其中该些第一读取指令指示读取该些逻辑地址中的多个第一逻辑地址，其中，该存储器控制器还用以执行该些第一读取指令，排序该些第一读取指令所指示的该些第一逻辑地址，并且判断该些第一逻辑地址是否为连续，若该些第一逻辑地址为连续，该存储器控制器还用以从该些实体擦除单元中预读取属于该些逻辑地址中一第一逻辑范围的数据至一缓冲存储器，若该些第一逻辑地址非为连续时，该存储器控制器还用以接收下一个读取指令。12.根据权利要求11所述的存储器存储装置，其特征在于，该存储器控制器还用以接收来自于该主机系统的一第二读取指令，其中该第二读取指令指示读取该些逻辑地址中的一第二逻辑地址，该存储器控制器还用以判断该第二逻辑地址是否在该些逻辑地址中的一预定范围内，其中该预定范围包括该第一逻辑范围，若该第二逻辑地址在该预定范围内，该存储器控制器还用以判断该第二逻辑地址是否为该第一逻辑范围的一起始逻辑地址，若该第二逻辑地址为该起始逻辑地址，该存储器控制器还用以传送属于该第二逻辑地址的数据给该主机系统。13.根据权利要求12所述的存储器存储装置，其特征在于，若该第二逻辑地址不为该起始逻辑地址，该存储器控制器还用以维持属于该第一逻辑范围的数据在该缓冲存储器中并且启动一计时器，若该计时器所记录的一数值大于一临界值，该存储器控制器还用以清除该缓冲存储器中属于该第一逻辑范围的数据。14.根据权利要求13所述的存储器存储装置，其特征在于，该存储器控制器还...

【专利技术属性】
技术研发人员：刘绍先，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾;71