存储器系统及其读取回收方法技术方案

一种存储器系统，包括：非易失性存储器件，包括由每单元存储n位数据的存储块形成的第一存储区域和由每单元存储m位数据的存储块形成的第二存储区域，其中n和m是等于或大于1的不同的整数；和存储器控制器，配置为控制所述非易失性存储器件。所述存储器控制器被配置为执行读取操作，以及执行读取回收操作，在所述读取回收操作中，第二存储区域的目标存储块的有效数据被传送到第一存储区域的一个或多个存储块，目标存储块在读取操作期间被选择。当目标存储块的所有有效数据都被传送到第一存储区域的一个或多个存储块时，所述读取回收操作被处理为完成。

【技术实现步骤摘要】
【专利摘要】一种存储器系统，包括：非易失性存储器件，包括由每单元存储n位数据的存储块形成的第一存储区域和由每单元存储m位数据的存储块形成的第二存储区域，其中n和m是等于或大于1的不同的整数；和存储器控制器，配置为控制所述非易失性存储器件。所述存储器控制器被配置为执行读取操作，以及执行读取回收操作，在所述读取回收操作中，第二存储区域的目标存储块的有效数据被传送到第一存储区域的一个或多个存储块，目标存储块在读取操作期间被选择。当目标存储块的所有有效数据都被传送到第一存储区域的一个或多个存储块时，所述读取回收操作被处理为完成。【专利说明】对相关申请的交叉引用本申请要求于2012年10月5日在韩国知识产权局提交的韩国专利申请第10-2012-0110859号的优先权，其全部内容通过引用合并于此。
这里描述的专利技术构思涉及半导体存储器件，更具体地，该专利技术构思涉及包括非易失性存储器的存储器系统和由该包括非易失性存储器的存储器系统执行的读取回收(readreclaim)方法。
技术介绍
半导体存储器构成诸如范围从卫星到消费类电子产品的基于计算机和微处理器的应用的数字逻辑系统设计的重要微电子组件。半导体存储器的制造的进展有助于建立用于其他数字逻辑家族的性能标准，所述半导体存储器的制造的进展包括通过缩放(scaling)以实现更高密度和更快操作速度的工艺提高和技术发展。一类半导体存储器是易失性随机存取存储器(RAM)。在易失性RAM器件中，通常通过诸如在静态随机存取存储器(SRAM)中建立双稳态触发器的逻辑状态或者通过诸如在动态随机存取存储器(DRAM)中充电电容器来存储逻辑信息。在任一情况中，器件被认为是易失性的，因为如果施加到所述器件的电力供应中断，存储的数据就丢失。另一类半导体存储器是非易失性存储器，即使电力供应中断，其也保持存储的数据。例子包括掩模只读存储器(MR0M)、可编程只读存储器(PR0M)、可擦除可编程只读存储器(EPROM)以及电可擦除可编程只读存储器(EEPR0M)。取决于使用的制造技术，在非易失性存储器中存储的数据可以是永久的或可重编程的。另外，非易失性存储器可以用于计算机、航空电子设备、电信和消费类电子产业中的各种各样的应用中的程序和微代码存储。在诸如非易失性SRAM (nvRAM)的器件中还会用到单片易失性和非易失性存储器存储模式的组合，以在需要快速、可编程的非易失性存储器的系统中使用。另外，已发展了许多专用存储器架构，其包含额外的逻辑电路以对于专用任务最优化它们的性能。前面给出的非易失性存储器的例子中，MROM、PROM和EPROM不能由对应的系统自身擦除然后写入，因此普通用户难以或不能更新存储的内容。另一方面，EEPROM能够在系统级被电擦除然后写入。因此，EEPROM的应用已经扩展到需要连续更新的辅助存储器和系统编程。其例子是广泛采用的闪存。
技术实现思路
本专利技术构思的实施例的一个方面关注于提供一种存储器系统，其包括:非易失性存储器件，包括由每单元存储η位数据的存储块形成的第一存储区域和由每单元存储m位数据的存储块形成的第二存储区域，其中η和m是等于或大于I的不同的整数；和存储器控制器，配置为控制所述非易失性存储器件。所述存储器控制器被配置为执行读取操作，以及执行读取回收操作，在所述读取回收操作中，第二存储区域的目标存储块的有效数据被传送到第一存储区域的一个或多个存储块，目标存储块在读取操作期间被选择。当目标存储块的所有有效数据都被传送到第一存储区域的一个或多个存储块时，所述读取回收操作处理完成。本专利技术构思的实施例的另一方面关注于提供一种存储器控制器的读取回收方法，所述存储器控制器控制包括每单元存储η位数据的第一存储块和每单元存储m位数据的第二存储块的非易失性存储器件，其中η和m是等于或大于I的不同的整数。所述方法包括:识别第二存储块中的存储块作为读取回收操作的目标；和通过将识别为读取回收操作的目标的存储块的有效数据传送到第一存储块中的一个或多个存储块来执行所述读取回收操作。其中当所有有效数据被传送到第一存储块中的一个或多个存储块时，所述读取回收操作处理完成。本专利技术构思的实施例的又一方面关注于提供一种存储器控制器的操作方法，所述存储器控制器控制包括每单元存储η位数据的第一存储块和每单元存储m位数据的第二存储块的非易失性存储器件，其中η和m是等于或大于I的不同的整数。所述方法包括:当从第二存储块读取的数据的错误超过基准时，存储指示第二存储块是读取回收操作的目标存储块的队列信息；根据主机的请求，基于队列信息确定是否存在目标存储块。该方法还包括当确定存在目标存储块时，在第一存储块当中的一个或多个存储块中编程目标存储块的有效数据；以及在垃圾收集操作，在第二存储块当中的存储块中编程在所述第一存储块当中的一个或多个存储块中存储的数据。当目标存储块的所有有效数据在第一存储块中的一个或多个存储块中被编程时，所述读取回收操作处理完成。【专利附图】【附图说明】参考附图，以上和其他目的和特征将从随后的详细描述而变得显而易见，其中，除非另外指明，相同的参考数字贯穿各个附图指示相同的部件。图1是示意性地图示根据本专利技术构思的实施例的以重编程技术执行的编程操作的图。图2是示意性地图示根据本专利技术构思的实施例的存储器系统的框图。图3是示意性地图示图2中示出的存储器控制器的示例的框图。图4是示意性地图示图2中示出的非易失性存储器件的示例的框图。图5是示意性地图示图4中示出的存储单元阵列的示例的框图。图6A到6D是用于描述根据本专利技术构思的实施例的多位存储器件的第一存储区域和第二存储区域的各种实现的图。图7是图示根据本专利技术构思的实施例的存储器系统的读取方法的流程图。图8A和SB是根据本专利技术构思的实施例的读取回收操作的框图。图9是图示其中经由读取回收操作产生的SLC块的数据存储在TLC块中的示例的图。图10是图示根据本专利技术构思的另一实施例的存储器系统的读取方法的流程图。图11是图示根据本专利技术构思的又一实施例的存储器系统的读取方法的流程图。图12是示意性地图示根据本专利技术构思的实施例的存储器系统的读取回收技术的框图。图13是示意性地图示根据本专利技术构思的实施例的计算系统的框图。图14是示意性地图示根据本专利技术构思的实施例的固态驱动器的框图。图15是示意性地图示包括多个图14中示出的固态驱动器的存储系统的框图。图16是示意性地图示包括图14中示出的多个固态驱动器的存储服务器的框图。图17是示意性地图示根据本专利技术构思的实施例的moviNAND?设备的框图。图18是示意性地图示根据本专利技术构思的实施例的通信设备的框图。图19是示意性地图示应用根据本专利技术构思的实施例的数据存储设备的系统的图。图20是示意性地图示根据本专利技术构思的实施例的存储卡的框图。图21是示意性地图示根据本专利技术构思的实施例的数字照相机的框图。图22是示意性地图示应用图21中的存储卡的各种系统的图。【具体实施方式】将参考附图详细描述实施例。然而，本专利技术构思可以按各种不同的形式来实施，而不应被解释为仅限于例示的实施例。相反，提供这些实施例作为示例以使得本公开将是全面的和完整的，并将向本领域技术人员充分地传达本专利技术构思的构思。因此，关于本专利技术构思的某些实施例，不描本文档来自技高网...

【技术保护点】
一种存储器系统，包括：非易失性存储器件，包括由每单元存储n位数据的存储块形成的第一存储区域和由每单元存储m位数据的存储块形成的第二存储区域，其中n和m是等于或大于1的不同的整数；和存储器控制器，配置为控制所述非易失性存储器件，其中，所述存储器控制器被配置为执行读取操作，以及执行读取回收操作，在所述读取回收操作中，第二存储区域的目标存储块的有效数据被传送到第一存储区域的一个或多个存储块，目标存储块在读取操作期间被选择，并且其中，当目标存储块的所有有效数据都被传送到第一存储区域的一个或多个存储块时，所述读取回收操作被处理为完成。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：郑镛佑，金焕忠，朴璟奎，朴恩珠，薛峰官，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：