封装载板及其制造方法技术

本发明专利技术提供了一种封装载板，适用于三维集成电路的封装，通过将硅通孔设计为贯穿第二半导体衬底和第二介电层，与第一介电层中的焊垫相连的结构设计，简化了应用现有技术中的封装结构时引线方法中的复杂工艺，如无需多次进行刻蚀开口之后才设置焊垫实现引线，提高了工作效率；此外，无需形成阻挡层来避免进行焊垫刻蚀时损伤到下面的结构，降低了封装载板的厚度，优化了第二半导体衬底背面上半导体器件的性能。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种封装载板，适用于三维集成电路的封装，通过将硅通孔设计为贯穿第二半导体衬底和第二介电层，与第一介电层中的焊垫相连的结构设计，简化了应用现有技术中的封装结构时引线方法中的复杂工艺，如无需多次进行刻蚀开口之后才设置焊垫实现引线，提高了工作效率；此外，无需形成阻挡层来避免进行焊垫刻蚀时损伤到下面的结构，降低了封装载板的厚度，优化了第二半导体衬底背面上半导体器件的性能。【专利说明】
本专利技术涉及半导体制造
，特别涉及一种。
技术介绍
自从集成电路专利技术以来，由于各种电子部件(例如晶体管、二极管、电阻器、电容器等)集成密度的持续改善，半导体工业已经经历了连续开速的发展。在极大程度上，这种集成密度的改善来自于最小特征尺寸的反复减小，以允许更多的部件被集成到给定的芯片区域内。本质上这些集成改善基本上是二维(2D)的，因为由集成部件占据的体积基本位于半导体晶片的表面上。虽然平板印刷术的巨大改善已引起很大程度的二维集成电路形成的改善，但是仍存在对二维集成电路中能够获得密度的物理限制。其中一种限制是制造这些部件所需的最小尺寸。并且，当更多器件被放入到一个芯片中时，则需要更复杂的设计。另外的限制是来自于随着器件数量的显著增加引起的器件之间互连数量和长度的增加。当互连数量和长度增加时，电路阻容(RC)延迟和功率消耗均增加。在解决上述限制的尝试中，通常使用穿透硅通孔(TSV)在三维集成电路(3D-1C)和堆叠管芯中，用来连接管芯。在这种情况下TSV通常用于将管芯上的集成电路连接到管芯的背面的焊垫来实现连接的。请参考图1，其为现有技术中的一种三维集成电路的封装结构的示意图200，其中两片裸片210、230以面对面(facetoface)方式堆叠。下裸片210包含一基底212以及一穿过介电材料215的内导体218，以连接基底212至铜接合垫221。基底212中形成有半导体元件，例如晶体管。内导体218可包含多层金属层、导孔、与接触插塞(未显示)。导孔(Via)连接两金属层。接触插塞(contact)连接一金属层至基底212。铜接合垫221为一金属表面，用来连接上裸片230的铜接合垫241。上裸片230具有类似的结构，包含一基底232以及一穿过介电材料235的内导体238，以连接基底232至铜接合垫241。内导体238可包含多层金属层、导孔、与接触插塞(未显示)。由于外部信号与电源供应是连接到上裸片230，在一般工艺中，利用硅通孔(TSV) 252将内导体238连接至背侧金属255 (即金属层)。之后，通常是以重分布层的形式将焊垫260设置在背侧金属255之上，进而引线可接合至焊垫260上的凸块265。但是，对于现有技术中的三维集成电路的封装结构中，进行引线时工艺较复杂，在裸片及介电材料上均需要分别进行刻蚀工艺，才能将上裸片的金属层暴露出来引线至上面的焊垫；此外，在进行焊垫之前，硅通孔表面需要覆盖一层阻挡层，以避免在进行焊垫的刻蚀时损伤到下面的结构，而这层阻挡层相对较厚，增加了整体的三维集成电路封装载板的厚度，当上裸片背面有高敏感度的器件时，会进一步影响器件的敏感度。为了降低三维集成电路中封装结构进行引线的工艺复杂度及减小封装结构的尺寸，本领域技术人员一直在寻找满足这一需求的解决方法。
技术实现思路
本专利技术的目的在于提供一种，以解决使用现有技术中的封装结构时引线方法中的工艺复杂，需多次进行刻蚀开口之后才设置焊垫实现引线，导致工作效率下降的问题。为解决上述技术问题，本专利技术提供一种，所述封装载板包括:第一半导体衬底、形成于所述第一半导体衬底上的第一介电层、形成于所述第一介电层上的第二介电层、形成于所述第二介电层上的第二半导体衬底及贯穿所述第二介电层和所述第二半导体衬底的硅通孔；其中，在所述第一介电层中设置有焊垫，所述焊垫与所述硅通孔底部相接触；所述硅通孔及所述第二半导体衬底的表面均设置有保护层，并且所述保护层上有开口，所述开口暴露出所述焊垫。可选的，在所述的封装载板中，所述第一介电层及所述第二介电层中形成有多层金属层以及多个接触插塞；所述多个金属层之间通过所述接触插塞电连接，且通过所述接触插塞与第一半导体衬底和第二半导体衬底电连接。可选的，在所述的封装载板中，所述金属层及所述接触插塞均为铜层或者铝层。可选的，在所述的封装载板中，所述第二介电层中设置所述硅通孔的位置远离所述金属层。可选的，在所述的封装载板中，所述保护层上的开口，由刻蚀工艺形成。可选的，在所述的封装载板中，所述第一半导体衬底与所述第二半导体衬底均为硅衬底。可选的，在所述的封装载板中，所述第一介电层及所述第二介电层的材质均为氮化硅或者氧化硅。本专利技术还提供一种封装载板的制造方法，所述封装载板的制造方法包括:提供第一半导体衬底；在所述第一半导体衬底上形成第一介电层；在所述第一介电层中形成焊垫，并在所述第一介电层上形成第二介电层；在所述第二介电层上形成第二半导体衬底；在所述第二半导体衬底表面对应所述焊垫的上方的位置打硅通孔，所述硅通孔贯穿所述第二半导体衬底和第二介电层与所述焊垫相接触；在所述第二半导体衬底及所述硅通孔的表面形成保护层；在所述保护层上形成开口，所述开口暴露出所述焊垫。可选的，在所述的封装载板的制作方法中，所述第一介电层及所述第二介电层中形成有多层金属层以及多个接触插塞；所述多个金属层之间通过所述接触插塞电连接，且通过所述接触插塞与第一半导体衬底和第二半导体衬底电连接。可选的，在所述的封装载板的制作方法中，所述金属层及所述接触插塞均为铜层或者招层。可选的，在所述的封装载板的制作方法中，所述第二介电层中设置所述硅通孔的位置远离所述金属层。可选的，在所述的封装载板的制作方法中，所述保护层上的开口，由刻蚀工艺形成。可选的，在所述的封装载板的制作方法中，所述第一半导体衬底与所述第二半导体衬底均为硅衬底。可选的，在所述的封装载板的制作方法中，所述第一介电层及所述第二介电层的材质均为氮化硅或者氧化硅。在本专利技术所提供的封装载板中，通过将硅通孔设计为贯穿第二半导体衬底和第二介电层，与第一介电层中的焊垫相连的结构设计，简化了应用现有技术中的封装结构时弓I线方法中的复杂工艺，如无需多次进行刻蚀开口之后才设置焊垫实现引线，提高了工作效率；此外，无需形成阻挡层来避免进行焊垫刻蚀时损伤到下面的结构，降低了封装载板的厚度，优化了第二半导体衬底背面上半导体器件的性能。【专利附图】【附图说明】图1是现有的三维集成电路的封装结构的示意图；图2A-2D是本专利技术一实施例中用于形成封装载板的方法中各个步骤的剖面示意图；图3是本专利技术一实施例的封装载板的制作方法的流程图。应当注意的是，这些图旨在示出根据本专利技术的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，并对下面提供的书面描述进行补充。然而，这些图并未按比例绘制，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，并且这些图不应当被解释为限定或限制由根据本专利技术的示例性实施例所涵盖的数值或属性的范围。例如，为了清楚起见，可以缩小或放大分子、层、区域和/或结构元件的相对厚度和定位。在附图中，使用相似或相同的附图标记表示相似或相同的元件或特征。【具体实施方式】以下结合附图和具体实施例对本专利技术提本文档来自技高网...

【技术保护点】
一种封装载板，适用于三维集成电路的封装，其特征在于，包括：第一半导体衬底、形成于所述第一半导体衬底上的第一介电层、形成于所述第一介电层上的第二介电层、形成于所述第二介电层上的第二半导体衬底及贯穿所述第二介电层和所述第二半导体衬底的硅通孔；其中，在所述第一介电层中设置有焊垫，所述焊垫与所述硅通孔底部相接触；所述硅通孔及所述第二半导体衬底的表面均设置有保护层，并且所述保护层上有开口，所述开口暴露出所述焊垫。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡胜，陈俊，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42