一种分离栅极快闪内存单元的字符线的制造方法，其特征在于，至少包括：　　　　提供一基材，其中部分该基材上至少已形成该分离栅极快闪内存单元的一栅极结构，而且该栅极结构的侧壁至少包括一间隙壁；　　　　形成一介电层位于该栅极结构与该基材上；　　...

本发明是关于在先进的互补型金属氧化物半导体（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ；ＣＭＯＳ）科技中，做静电放电保护的半导体二极管组件。本发明的减少漏损的半导体二极管，其中，二极管１００形成于一绝缘...

本发明是一种以部分空乏与完全空乏晶体管建构的静态存储元件，所述静态存储元件包括一第一反相器、一第二反相器、一第一完全空乏绝缘层上半导体晶体管以及一第二完全空乏绝缘层上半导体晶体管；第一反相器有一耦接至一左位元节点的输入与一耦接至右位元节...

一种避免１Ｔ　　ＳＲＡＭ加工中电容内缝隙产生的方法，其至少包含以下步骤：　　　　在一基底上形成一浅沟渠隔离结构；　　　　进行一成型步骤，以便在该浅沟渠隔离结构中形成若干个开口；　　　　共形地沉积一第一导体层；　　　　移除部分第一导体层；...

本发明提供一种于其邻近区域具低介电常数材质的半导体装置。包括：一装置，包括一栅极，于该基底上；一导电插栓，邻近该栅极且与该装置产生电性连接；以及一低介电常数材质，设置于该栅极与该导电插栓之间，以降低其寄生电容。由此，可制作出高密度且不致...

本发明为一种栅极结构，包括：一基底，于该基底上形成有一栅介电层，于该栅介电层上形成有一第一栅导电层，该第一栅导电层中的晶粒排列为一无规则排列，于该第一栅导电层上形成有一第二栅导电层，该第二栅导电层中的晶粒排列为一柱状排列。本发明的范围更...

本发明提供一种集成电路的电容结构及其制造方法。提供一基底，其上具有一第一导体层。形成一第一绝缘层于基底上，并覆盖第一导体层。形成一沟槽于部分第一绝缘层中。形成一下电极于沟槽的侧壁上。形成一顺应的介电层于下电极与槽沟的底部上。形成一双镶嵌...

本发明提供一种标准元件单元反偏压架构。该结构包括一个ＣＭＯＳ元件单元，该ＣＭＯＳ元件单元至少包括第一和第二ＣＭＯＳ晶体管，该第一和第二ＣＭＯＳ晶体管分别有位于第一和第二阱中的第一和第二晶体管掺杂区。其中，每个晶体管掺杂区分别用一个对应的...

一种介电材质的制造方法，是将适用于形成低介电系数材质的前驱物在低于２５０摄氏度的条件下进行沉积制程，在沉积完成后对低介电材质进行一处理，可以将低介电材质的介电系数降低百分之三至百分之十，而形成超低介电材质。

一种半导体沟槽隔离结构含有一基底以及一沟槽形成其中。此沟槽中内衬有一含氮（ｎｉｔｒｏｇｅｎ－ｃｏｎｔａｉｎｉｎｇ）内衬层并以一介电材料填入其中。该含氮内衬层较佳与邻接沟槽的有源区上的组件（例如晶体管）接触。

本发明提供一种球门阵列的封装方法及球门阵列封装，其封装方法包括下列步骤：提供一半导体芯片／晶粒；一球闸基底，具有：一具有狭缝图案的散热片，及一系列的球状接点。半导体芯片／晶粒是固定在球闸基底上。

一种内联机结构，是在介电层中形成一开口，再以原子层沉积法（ＡＬＤ）在开口侧壁与底部上形成扩散阻障层与低阻值金属层作为复合式扩散阻障层，以阻隔后续形成的铜导线扩散并增进其附着力。较佳的复合式扩散阻障层为以原子层沉积法形成的双层式ＴｉＮ、双...

本发明提供一种具有多样的金属硅化物的半导体元件及其制造方法。该半导体元件包括一个半导体基底，一个位于基底的第一区的第一金属硅化物，以及一个位于基底的第二区的第二金属硅化物。其中，第一金属硅化物不同于第二金属硅化物。此外，第一金属硅化物和...

本发明提供一种应用于化学机械研磨装置之中的预热装置。化学机械研磨装置至少包含转盘和研磨垫，而转盘的上表面紧密地结合此研磨垫。本发明所揭露的预热装置至少包含一摩擦组件，此摩擦组件通过悬吊组件而置于该研磨垫的上方。当摩擦组件与研磨垫摩擦生热...

一种整合闪存与高电压组件的制造方法，其特征在于，该制造方法至少包含：　　　　提供一基材，该基材至少包含一高电压组件区与至少一闪存区；　　　　形成一浮置闸极层于该基材上；　　　　定义出至少一闸极闪存的位置于该闪存区中；　　　　形成一闸极介...

一种介电层的改质方法，包含下列步骤：　　　　提供一基底；　　　　形成一含氧－硅－碳基键的介电层于该基底上；以及　　　　对该介电层进行一包含氦气与氢气的电浆程序，以将该介电层中的硅－碳基键取代为硅－氢键，且形成各氧－硅键之间相互交连的结构。

本发明提供一种形成金属镶嵌结构的方法，其包括以下步骤。首先，在一基板上形成一介电层。接着，蚀刻介电层而形成一镶嵌开口。接着，进行电浆处理以除去在介电层上的残余杂质。接着，将金属填入镶嵌开口内。藉由在镶嵌开口蚀刻之后所进行的电浆处理，可避...

一具有多个硅化的多晶硅结构的半导体组件，其中是提供所述多晶硅结构一大致均匀的硅化反应。闲置多晶硅结构于硅化反应前形成于基底上，其可允许芯片表面得以平坦而不致产生一过度凹陷处，并导致参与硅化反应的金属量于不同多晶硅结构中大致均匀地分布。

一种利用含硅－碳薄膜作为介电层的中间层的钨－铜内联机结构。在具有导电区的半导体基底上，先覆盖一绝缘层。该绝缘层上具有开口以露出该导电区。以钨插塞填充该介层洞以电性连结该导电区。该绝缘层与钨插塞上覆盖含硅－碳薄膜以及低介电常数介电层，其上...

一种改善内连线（Ｉｎｔｅｒｃｏｎｎｅｃｔ）结构的电性质量的方法，其在金属层及金属层所在的介电层上先形成蚀刻终止层（Ｅｔｃｈｉｎｇ　　Ｓｔｏｐ　　Ｌａｙｅｒ）的前置层（Ｐｒｅ－ｌａｙｅｒ），再利用例如电浆（Ｐｌａｓｍａ）或电子束（Ｅ－ｂｅ...