以部分空乏与完全空乏晶体管建构的静态存储元件制造技术

本发明专利技术是一种以部分空乏与完全空乏晶体管建构的静态存储元件，所述静态存储元件包括一第一反相器、一第二反相器、一第一完全空乏绝缘层上半导体晶体管以及一第二完全空乏绝缘层上半导体晶体管；第一反相器有一耦接至一左位元节点的输入与一耦接至右位元节点的输出，第二反相器有一耦接至一右位元节点的输入与一耦接至左位元节点的输出，第一完全空乏绝缘层上半导体晶体管有一耦接至左位元节点的漏极，而第二完全空乏绝缘层上半导体晶体管有一耦接至右位元节点的漏极。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于半导体元件，且特别是有关于以部分空乏及完全空乏晶体管建构的绝缘层上半导体静态随机存取存储器。
技术介绍
对高性能电路的渴求持续驱动着高速次百奈米(sub-100 nanometer)绝缘硅(silicon-on-insultor；SOI)互补式金氧半(CMOS)技术的发展。在绝缘硅技术中，金氧半场效晶体管(MOSFET)形成于覆盖绝缘材质(如硅氧化合物)的硅薄膜上，于绝缘硅上形成的元件与于块晶(bulk)硅上形成的元件相较下，提供了许多优点包括较小的接面电容、无逆基体效应(reverse body effect)、抗软性错误性(soft-error immunity)、介电质完全绝缘性以及无栓锁效应(latch-up)，绝缘硅技术因此可提升高速性能、封装密度，并降低功耗(power consumption)。最常使用以及可用于实际量产的绝缘硅技术为部分空乏绝缘硅技术，使用此技术制造的晶体管有一部分空乏基底区，也就是部分空乏绝缘硅晶体管的基底的厚度比空乏层的最大宽度要厚，使得基底的一区域未遭空乏，部分空乏绝缘硅晶体管的未空乏基底未被施加任何电压，且一般被描述为一浮本文档来自技高网...

【技术保护点】
一种静态存储元件，其特征在于所述静态存储元件包括：一第一反相器，有一耦接至一左位元节点的输入，以及一耦接至一右位元节点的输出；一第二反相器，有一耦接至一右位元节点的输入，以及一耦接至一左位元节点的输出；一第一完全空乏 绝缘层上半导体晶体管，有一耦接至一左位元节点的漏极；一第二完全空乏绝缘层上半导体晶体管，有一耦接至一右位元节点的漏极；一对互补的位元线，包括一左位元线以及一右位元线，其中左位元线耦接至该第一完全空乏绝缘层上半导体晶体管的源极 ，且右位元线耦接至该第二完全空乏绝缘层上半导体晶体管的源极；以及一字符线，该字符...

【技术特征摘要】
US 2003-8-1 60/491,6981.一种静态存储元件，其特征在于所述静态存储元件包括一第一反相器，有一耦接至一左位元节点的输入，以及一耦接至一右位元节点的输出；一第二反相器，有一耦接至一右位元节点的输入，以及一耦接至一左位元节点的输出；一第一完全空乏绝缘层上半导体晶体管，有一耦接至一左位元节点的漏板；一第二完全空乏绝缘层上半导体晶体管，有一耦接至一右位元节点的漏极；一对互补的位元线，包括一左位元线以及一右位元线，其中左位元线耦接至该第一完全空乏绝缘层上半导体晶体管的源极，且右位元线耦接至该第二完全空乏绝缘层上半导体晶体管的源极；以及一字符线，该字符线耦接至该第一完全空乏绝缘层上半导体晶体管的栅极以及该第二完全空乏绝缘层上半导体晶体管的栅极。2.根据权利要求1所述的静态存储元件，其特征在于该第一与第二反相器皆包括一部分空乏n沟道下拉晶体管；以及一p沟道上拉晶体管，与该n沟道下拉晶体管串联耦接。3.根据权利要求2所述的静态存储元件，其特征在于该p沟道上拉晶体管包括一部分空乏p沟道上拉晶体管。4.根据权利要求2所述的静态存储元件，其特征在于该部分空乏绝缘层上半导体晶体管有一空乏宽度与基底厚度，该空乏区宽度比基底厚度要小。5.根据权利要求1所述的静态存储元件，其特征在于该第一与第二完全空乏绝缘层上半导体晶体管包括绝缘硅晶体管。6.根据权利要求5所述的静态存储元件，其特征在于该第一与第二完全空乏绝缘层上半导体晶体管各具有一空乏宽度及基底厚度，该宽乏宽度比基底厚度要宽。7.根据权利要求1所述的静态存储元件，其特征在于该...

【专利技术属性】
技术研发人员：杨育佳，杨富量，胡正明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]