一种用于制造双极晶体管的方法，所述方法包括如下步骤： 在覆盖在基片区域（１，１０）上的另外基片区域（３，３０）上提供第一绝缘层（１３，１３０）； 在所述第一绝缘层（１３，１３０）中和所述另外基片区域（３，３０）中形成第一阱（５，５０）和第二阱（７，７０），其中每个阱具有底部； 形成第二绝缘层（１７，１７０），从而覆盖所述第一绝缘层（１３，１３０）并且填充所述第一阱（５，５０）和所述第二阱（７，７０）； 从所述第一阱（５，５０）去除所述第二绝缘层（１７，１７０）； 在位于所述第一阱（５，５０）的底部的所述另外基片区域（３，３０）的一部分上形成第一晶体管区域（１９，４１）； 在所述第一晶体管区域（１９，４１）的一部分上形成第二晶体管区域（２１，４１）； 在所述第二晶体管区域（２１，４１）的一部分上形成第三晶体管区域（２５，２５０）；以及 将所述暴露表面进行平坦化处理，从而暴露所述第一绝缘层（１３，１３０）并且在所述第二阱（７，７０）中形成浅阱隔离区域（２７，２７０）。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种。技术背景在WO 03/100845中公开了一种双极晶体管的制造方法，其中， 为基片提供两个浅阱隔离区域以及覆盖基片的绝缘层，在这两个浅阱 隔离区域之间具有n型外延集电极区域。包括导电层的层结构形成于 绝缘层上，然后，穿过该导电层蚀刻出窗口或阱。在这个阱中，制造 了 SiGe异质结双极晶体管。这个方法的缺点在于需要额外层以及 独立掩膜步骤来形成用于在其中制造了双极晶体管的阱。
技术实现思路
本专利技术的目的在于提供一种带有最小数目的附加制造步骤的 在阱中。根据本专利技术，通过提供如权利要求1 所述的方法来实现这个目标。本专利技术提供了 一种，该方法应用标准浅 阱隔离制造方法来同时在第一阱中形成双极晶体管以及在第二阱中 形成浅阱隔离区域。为此，第一绝缘层被提供在覆盖在一个基片区域 上的另外基片区域上。每个都具有底部的第一阱和第二阱同时形成于 第一绝缘层和另外基片区域中。然后，第二阱填充有第二绝缘层。第 一晶体管区域形成于位于第一阱底部的另外基片区域的一部分上，第 二晶体管区域形成于第一晶体管区域的一部分上。然后，第三晶体管 区域形成于第二晶体管区域的一部分上。然后，通过对暴露表面进行 平坦化，将双极晶体管形成于第一阱中并且同时将浅阱隔离区域形成 于第二阱中，其中所述平坦化之后暴露了第一绝缘层。该制造方法有 利地使用通过标准浅阱隔离制造方法制造的阱，来同时在第一阱中形成双极晶体管以及在第二阱中形成浅阱隔离区域，从而节省了仅为双 极晶体管形成单独阱的制造步骤。在第一实施例中，纵向双极晶体管形成于第一阱中，其中，第 一晶体管区域包括集电极区域，第二晶体管区域包括第一基极区域， 并且第三晶体管区域包括发射极区域。在第二实施例中，横向双极晶体管形成于第一阱中，其中，第一晶体管区域包括第一基极区域，第二晶体管区域包括第二基极区域，与第一阱相邻的另外基片区域的一部分包括另外发射极区域，并 且与第一阱相邻并且与另外发射极区域相对的另外基片区域的另一部分包括另外集电极区域。另外集电极区域和另外发射极区域位于第 一阱的相对侧上。在第三实施例中，纵向双极晶体管形成于第一阱中，同时横向 双极晶体管形成于第三阱中。附图说明将对照附图来进一步说明和描述本专利技术的这些和其它方面，这 些附图为图1到图7示出了根据本专利技术的纵向双极晶体管的制造的各个 阶段的截面视图；以及图8到图13示出了根据本专利技术的横向双极晶体管的制造的各个 阶段的截面视图。这些附图没有按照比例进行绘制。通常，在这些附图中，相同 部件由相同参考标号表示。具体实施方式如图l所示，制造方法从标准浅阱隔离(STI)制造方法的第一制 造步骤的结果开始。提供了绝缘体上硅基片，该绝缘体上硅基片包括基 片绝缘区域1和覆盖在基片绝缘区域1上的基片区域3。或者，可以应 用没有基片绝缘区域1的标准半导体基片。基片绝缘区域1可以包括二 氧化硅，基片区域3可以包括诸如例如n型硅的半导体材料。第一阱5和第二阱7提供在基片区域3中，由此，第一阱5的底部和第二阱7的 底部均使基片区域3暴露。此外，第一阱5和第二阱7的底部和侧壁覆 盖有第一绝缘衬垫层11，并且与第一阱5和第二阱7相邻的基片区域3 覆盖有其上形成有第一绝缘层13的第一绝缘衬垫层11。第一绝缘衬垫 层11可以包括二氧化硅，第一绝缘层13可以包括氮化硅。标准CMOS 和其它半导体器件可以在稍后阶段形成于与第一阱5和第二阱7相邻的 基片区域3中。如图2所示，使用标准隔离物形成技术，第一隔离物15形成于第 一阱5和第二阱7中。第一隔离物15可以包括非晶硅并且最好是D尺 寸形状。在以后阶段中可清楚看到，第一隔离物15用来限制集电极到 基极电容。第一隔离物15不是标准STI制造方法的一部分，然而，它 们可以被省去，这将在制造方法的下一个阶段中进行解释。沉积第二绝 缘层17，其中，例如可以应用高密度等离子(HDP) 二氧化硅。第二绝 缘层17填充第一阱5和第二阱7并且覆盖第一绝缘层13。本制造方法 从这一点开始不同于标准STI制造方法。应用光刻步骤采用阻蚀层对未 来STI区域进行掩膜处理，在这种情况下，即对第二阱7进行掩膜处理， 并且暴露将在其中制造纵向双极晶体管的阱，在这种情况下，即暴露第 一阱5。图2示出了使用对硅进行深度蚀刻的干蚀刻方法从第一阱5去 除第二绝缘层17。或者，仅仅第一阱5的一部分可以敞开，由此第一隔 离物15的制造可以被省去。阻蚀层被去除并且通过植入诸如砷或磷的n 型杂质来形成集电极区域19。第一阱5的底部形成了透过到基片绝缘区 域1的集电极区域19的顶部，由此，集电极区域19替换位于第一阱5 的底部的基片区域3的部分。还可以在去除阻蚀层以后并且在形成集电 极区域19之前形成第一隔离物15。应用湿蚀刻去除暴露在第一阱5中的第一绝缘衬垫层11的部分。 然后，如图3所示，通过覆盖所有暴露表面的外延生长来形成基极区域 21。尽管基极区域21优选地包括SiGe:C层，但是也可以应用任何其它 p型半导体材料。基极区域21的一部分覆盖集电极区域19的一部分， 从而在第一阱5中形成基极-集电极结。接下来，第二绝缘衬垫层22沉 积在基极区域21上，并且通过氮化硅的沉积和各向异性蚀刻来形成第二隔离物23。第二绝缘衬垫层22可以包括例如二氧化硅。然后，应用湿蚀刻去除第二绝缘衬垫层22的暴露部分，尤其是去 除覆盖基极区域21的部分的暴露部分，其中基极区域21的这部分覆盖 集电极区域19的一部分。如图4所示，通过n型多晶硅或单晶硅层的 沉积或生长形成发射极区域25。发射极区域25的一部分覆盖基极区域 21的一部分(其覆盖集电极区域19的一部分)，从而在第一阱5中形 成发射极-基极结。此刻，通过使用化学机械抛光(CMP)进行表面平坦化来继续该 标准STI制造方法。然而，在这种情况下，CMP方法应该不仅能够对第 二绝缘层17进行平坦化，还可以对包括单晶硅、多晶硅或SiGe的发射 极区域25和基极区域21进行平坦化。如图5所示，在平坦化以后，第 一绝缘层13和第二隔离物23的顶部部分被暴露。然后，如图6所示，通过各向异性硅蚀刻或湿氧化处理步骤来去除 基极区域21的一部分和发射极区域25的一部分。这个制造步骤引入到 标准STI制造方法中以改进纵向双极晶体管的平坦表面。该标准STI制造方法通过湿蚀刻继续，从而去除了第一绝缘层13、 第二绝缘层17的一部分、以及第二隔离物23的一部分，这产生如图7 所示的平坦表面。此时，纵向双极晶体管29形成于第一阱5中，包括 集电极区域19、基极区域21和发射极区域25。此外，STI区域27同时 形成于填充有第二绝缘层17的第二阱7中。总之，该制造方法在通常 用作STI区域的阱的阱中形成了纵向双极晶体管。此后该标准半导体制造继续形成诸如CMOS晶体管的其它器件。 该纵向双极晶体管可以覆盖绝缘层以减小另外制造步骤对纵向双极晶 体管的影响。可以使用诸如硅化物保护掩膜的现有掩膜对这个绝缘层形 成图案。可以通过在与第一阱5相邻的基片区域3的暴露部分上提供金 属层来形成电连接到基极区域21的基极接触区域。CMOS晶体管的源 极/漏极植入可以应用到基极接触区域，从而有利地减小基极阻抗。可以 通过去除基片绝缘区域1的一部分以及在本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种用于制造双极晶体管的方法，所述方法包括如下步骤在覆盖在基片区域(1，10)上的另外基片区域(3，30)上提供第一绝缘层(13，130)；在所述第一绝缘层(13，130)中和所述另外基片区域(3，30)中形成第一阱(5，50)和第二阱(7，70)，其中每个阱具有底部；形成第二绝缘层(17，170)，从而覆盖所述第一绝缘层(13，130)并且填充所述第一阱(5，50)和所述第二阱(7，70)；从所述第一阱(5，50)去除所述第二绝缘层(17，170)；在位于所述第一阱(5，50)的底部的所述另外基片区域(3，30)的一部分上形成第一晶体管区域(19，41)；在所述第一晶体管区域(19，41)的一部分上形成第二晶体管区域(21，41)；在所述第二晶体管区域(21，41)的一部分上形成第三晶体管区域(25，250)；以及将所述暴露表面进行平坦化处理，从而暴露所述第一绝缘层(13，130)并且在所述第二阱(7，70)中形成浅阱隔离区域(27，270)。2. 如权利要求l所述的方法，其中，所述双极晶...
【专利技术属性】
技术研发人员：约翰内斯·J·T·M·东科尔斯，埃尔文·海曾，韦伯·D·范诺尔特，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。