整合闪存与高电压组件的制造方法技术

一种整合闪存与高电压组件的制造方法，其特征在于，该制造方法至少包含：　　　　提供一基材，该基材至少包含一高电压组件区与至少一闪存区；　　　　形成一浮置闸极层于该基材上；　　　　定义出至少一闸极闪存的位置于该闪存区中；　　　　形成一闸极介电层于该闪存区中的部分该浮置闸极层上；　　　　去除该高电压组件区中的部分浮置闸极层，以定义出至少一高电压组件的一操作区；以及　　　　形成一闸极氧化层于该高电压组件区的该操作区中。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路组件，尤其涉及一种整合闪存与高电压组件于同一集成电路的制造方法。
技术介绍
闪存(Flash Memory)是根据计算机的随机存取内存(RAM)所得到的灵感而研发的一种半导体技术，为一固态的储存系统，仅需非常少的电源就可通过有效率的记忆区段(Block)方式，瞬间可更改内部，且储存完毕之后并不需要任何的电源来保留。其它固态内存如只读存储器(Read Only Memory；ROM)、静/动态随机存取内存(SRAM/DRAM)、电可擦除只读存储器(Electrically ErasableProgrammable Read Only Memory；EEPROM)，现与闪存都被广泛地应用。在这些固态内存中，闪存具有非挥发性、可重复读写、高密度与耐久性等特色，成为具有最佳质量的储存媒体。根据内存晶体管设计结构的不同可分为晶胞形式(Cell Type)以及操作形式(Operation Type)两种，其中晶胞形式又可分为自行排齐闸极(Self-AlignedGate)(即堆栈闸极(Stack Gate))以及分裂闸极(Split Gate)两种。而相较之下，分裂闸极闪存组件较堆栈闸极闪存组件更为省电，而且集成电路的体积更加微小。因此，目前分裂闸极闪存已成为相当受欢迎的存储元件。另外，当组件日益缩小时，随之缩短的通道长度(Channel Length)会使晶体管的操作速度变快，但因通道缩短而衍生的问题也会日益严重，此即所谓的短通道效应(Short Channel Effect)。若施加的电压不变，而晶体管的通道长度缩短，根据电场(E.F)等于电压(V)除以长度(L)的公式(E.F＝V/L)可以得知，通道内的电子的能量将会由于电场增强而提高，进而增加电击穿(Electrical Breakdown)的情形。另一方面，若晶体管的通道长度不变，而电压增大，电场的强度也会增强，使得通道内的电子能量提高，同样会产生电击穿的现象。举例而言，高密度数字多功能光盘(Digital Versatile Disk；DVD)和液晶显示器(Liquid Crystal Display；LCD)的驱动器，需承受12伏特至30伏特的高电压，一般利用隔离层和隔离层下方的漂移区(Drift Region)，来增加源极/漏极区和闸极之间的距离，使组件在高电压的状况下，仍能正常运作，此即为高电压组件。由于分裂闸极闪存和高电压组件的制程各有其需求与特性，分裂闸极闪存与高电压组件通常是分别利用不同的生产线，而制作于不同的芯片上。如果要将这两种制程整合是一个极大的挑战，更耗费设计集成电路的成本与时间。
技术实现思路
针对上述的缺陷，本专利技术目的在于提供一种，利用两次氧化步骤，可使闪存位于浮置闸极与控制闸极之间的氧化层的制造与高电压组件的氧化层制造整合于同一集成电路制程中。根据以上所述的目的，本专利技术包括首先，提供被分隔成高电压组件区与闪存区的一基材；并在基材上形成一浮置闸极层；接着，进行第一定义步骤，在闪存区中定义出闪存的位置；进行第一氧化步骤，形成闸极介电层于闪存区中的部分浮置闸极层上；进行一第二定义步骤，去除高电压组件区中的部分浮置闸极层，以定义出高电压组件的操作区；以及，进行第二氧化步骤，形成闸极氧化层于高电压组件区的操作区的基材表面上，并且同时使得闸极介电层的厚度增厚。上述的第一定义步骤在本专利技术较佳实施例中可包括先形成一罩幕层覆盖于浮置闸极层上，再进行微影蚀刻制程，在罩幕层中形成至少一开口而暴露出浮置闸极层。并且，上述的闸极介电层形成于开口中。在闸极介电层的形成步骤之前，可以例如为罩幕层来覆盖高电压组件区与部分的闪存，有该罩幕层覆盖的区域即不会形成闸极介电层。上述暴露高电压组件区中部分基材表面的步骤，可利用光阻与微影蚀刻来定义，被光阻覆盖的部分即可受到保护。并且，在第二氧化步骤中，由于原先即存有氧化材料的缘故，闸极介电层在此步骤所增加厚度会小于闸极氧化层的厚度。在本专利技术较佳实施例中，更在浮置闸极层形成之前，在该基材中形成数个绝缘区域，此绝缘结构可例如为场氧化层所构成。另外，可于第二氧化步骤后去除基材上的浮置闸极层，仅保留位于闸极介电层下的部分浮置闸极层，以作为闪存的浮置闸极。并且，还可在该高电压组件区与该闪存区形成一闸极层。其中，部分的该闸极层重叠于闸极介电层而作为闪存的控制闸极，而闪存的源极与漏极则分别形成于闸极介电层两侧；而部分的该闸极层重叠于闸极氧化层，作为高电压组件的闸极，并且高电压组件的源极与漏极则位于该闸极层的两侧。一般高电压组件所需的氧化层厚度约为1000左右，而形成1000氧化层的热制程对其他组件来说，会是影响组件质量的重要因素。利用本专利技术的制造方法可在不影响闪存的热循环次数下，整合高电压组件制程于闪存。并且，在不需重新设计组件结构或光罩的情况下，使高电压组件与闪存可制作于同一集成电路。另外，还具有保持组件应有质量的优点。附图简要说明下面结合附图，通过对本专利技术的较佳实施例的详细描述，将使本专利技术的技术方案及其他有益效果显而易见。附图中，附图说明图1为本专利技术的一较佳实施例，形成分裂闸极闪存与高电压组件的制程剖面结构图；图2为本专利技术的一较佳实施例，在分裂闸极闪存与高电压组件上形成罩幕层；图3为本专利技术的一较佳实施例，定义出分裂闸极闪存中的组件位置；图4为本专利技术的一较佳实施例，进行第一氧化步骤形成分裂闸极闪存的闸极介电层；图5为本专利技术的一较佳实施例，形成高电压组件的操作区位置；图6为本专利技术的一较佳实施例，进行第二氧化步骤形成高电压组件中的氧化层；图7为本专利技术的一较佳实施例，去除分裂闸极闪存区与高电压组件区的浮置闸极层；及图8为本专利技术的一较佳实施例，完成分裂闸极闪存与高电压组件的制作。具体实施例方式下文，将详细描述本专利技术。图1至图8为本专利技术的一较佳实施例，进行整合分裂闸极闪存与高电压组件的制程剖面结构图。虽然本专利技术以整合分裂闸极闪存与高电压组件作为较佳实施例，但其它类型的闪存与高电压组件的整合也可应用本专利技术，本专利技术不限于此。首先，请参照图1，提供基材10，其材料可例如由硅材料所构成。该基材10中已定义高电压组件区12与分裂闸极闪存区14的制作区域，并且在高电压组件区12还定义出组件所需的P井(PW)区域以及位于P井区域内的N井(NW)区域。接着，在基材10中形成多个用以隔离之用的介电层，例如场氧化层(Field Oxide；FOX)16，可在高电压组件区12与分裂闸极闪存区14中用以防止相邻的组件发生短路。之后，再于基材10上沉积分裂闸极闪存的一浮置闸极层18，一般由复晶硅材料所构成，该浮置闸极层18除了覆盖于分裂闸极闪存区14上，并同时覆盖于高电压组件区12上。或者，一般分裂闸极闪存组件在浮置闸极层18与基材10之间，会具有一穿隧氧化层(图中未示)。因此，可在浮置闸极层18形成之前，在高电压组件区12与分裂闸极闪存区14中的所有基材10上，先形成分裂闸极闪存的穿隧氧化层，本专利技术不限于此。一般在基材10中具有无数的高电压组件与分裂闸极闪存组件，但在图1中，仅绘示其中两代表部分的剖面结构图，并且其中高电压组件区12与分裂闸极闪存区14两部分的高度与宽度及其相对高度与宽度并非等比例绘示，图1仅代表一结构本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种整合闪存与高电压组件的制造方法，其特征在于，该制造方法至少包含提供一基材，该基材至少包含一高电压组件区与至少一闪存区；形成一浮置闸极层于该基材上；定义出至少一闸极闪存的位置于该闪存区中；形成一闸极介电层于该闪存区中的部分该浮置闸极层上；去除该高电压组件区中的部分浮置闸极层，以定义出至少一高电压组件的一操作区；以及形成一闸极氧化层于该高电压组件区的该操作区中。2.根据权利要求1所述的制造方法，其特征在于，该高电压组件区的该操作区中闸极氧化层的形成步骤，同时增厚该闸极介电层的厚度。3.根据权利要求1所述的制造方法，其特征在于，还包括该浮置闸极层形成后，形成一罩幕层覆盖于该浮置闸极层上；以及进行一微影蚀刻制程，在该罩幕层中形成至少一开口而暴露出该浮置闸极层，且该闸极介电层形成于该开口中。4.根据权利要求1所述的制造方法，其特征在于，还包括该浮置闸极层形成后，去除该高电压组件区的该操作区中的部分浮置闸极层；形成一罩幕层覆盖于该浮置闸极层上；以及进行一微影蚀刻制程，在该罩幕...

【专利技术属性】
技术研发人员：吴浩铨，曾健庭，何大椿，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：