台湾积体电路制造股份有限公司专利技术

台湾积体电路制造股份有限公司共有17058项专利

  • 一种晶片边缘检测器,该检测器检测晶片平边偏移的方法,晶片平边确认设备500具有二传感器506a与传感器506b,其中传感器506a与传感器506b位于晶片制造装置的具电力供应器的控制电路600中,传感器506a与传感器506b检测晶片平...
  • 本发明提供一种铜内连线的制作方法。首先,提供一半导体基底。接着,形成一介电层于上述半导体基底表面。接着,形成一开口于上述介电层内。然后,填充一含铜材质于上述开口内。接着,形成一硅层于上述含铜材质表面。最后,使上述硅层与上述含铜材质相互反...
  • 一种辨别出一不良图形节距以增进微影制程的方法,适用于当设计一光罩以通过使用一微影设备将对应符合一集成组件的微影图案从该光罩转移到一基材,其特征在于,该方法至少包括以下步骤:    (a)在一曝光照明条件之下,测量具有一图形节距的多个图形...
  • 一种化学电镀铜方法,适用于将铜薄膜电镀在一晶片上,且不会将镀膜镀在该晶片的周围,该化学电镀铜方法至少包括下列步骤:    (a)将一电源的正极与置于一电解液中的一纯铜片作电性连接;    (b)将该电源的负极与一环状点接触电极作电性连接...
  • 一种浸润式光刻系统100与方法,其中浸润之媒介112与近接端110之透镜接合,此近接端110之透镜聚焦图案化光束于光敏材料116上,且保护膜300覆盖在光敏材料116上,而此保护膜300与浸润之媒介112接合。
  • 本发明是关于一种具有高介电常数栅极介电层的半导体组件及其制造方法,其结构包括:一半导体台地,位于一平整的半导体基底上;一高介电常数栅极介电层,位于上述半导体台地上;以及一栅极导电层,位于上述高介电常数栅极介电层上,而上述半导体台地与半导...
  • 一种半导体组件制造系统,包括一制程腔室、一温度控制次系统以及一热力补偿次系统,其中温度控制次系统具有一制程次系统加热组件藉以产生一制程温度曲线。上述热力补偿次系统包括一温度传感器、一补偿热力控制单元以及一补偿加热组件,其中温度传感器用以...
  • 一种改善热载子注入效应(Hot  Carrier  Injection  Effect;HCI  Effect)的方法,包括步骤:提供一基材;以及形成一焊垫层位于部分的该基材上,其中该焊垫层包括所需的多个电路图案以及多个空置图案(Dum...
  • 一种半导体集成电路与其制法,包括一基底与多个微电子组件,每个微电子组件包括一图案化特征(patterned  feature)于该基底上,其中该图案化特征(patterned  feature)包括至少一电性接触窗,此集成电路也包括多层...
  • 本发明提供了一种减少铜金属化过程中产生的铜金属突起的方法,其步骤包括:于基板上形成具有开口的介电层,形成铜金属层以填充该开口,研磨该铜金属层至该开口中铜金属层露出;提供氟离子至该铜金属层,以减少铜金属突起并于该铜金属层表面形成缓冲区;之...
  • 本发明是关于一种采用掩膜层的混合模式制程,包括下列步骤:提供一半导体结构;依序形成一第一导电层、一介电层以及一第二导电层于该半导体结构上;于一部分的该第二导电层及该介电层内形成一第一堆栈结构并露出未为该第一堆栈结构所覆盖的第一导电层;顺...
  • 本发明揭示一种半导体装置中蚀刻后续清洁制程(post-etching  cleaning  process)与沉积制程的整合方法。首先,提供一基底,其中具有一镶嵌结构,其藉由蚀刻一介电层并利用为于其上方的一光阻掩膜作为蚀刻掩膜而形成。接...
  • 本发明涉及一种移除晶片上颗粒与金属颗粒的方法,其是揭露一种用以移除晶片表面可能污染元件的颗粒的电抛光法。此方法是包括将晶片浸润于一电抛光用的电解液中,并通过晶片与电解液间所产生的旋转摩擦力以及电解作用而将晶片表面的缺陷以及颗粒移除。此方...
  • 一种防止芯片破裂的控制装置,至少包含一气泡传感器与一可编程逻辑控制器。气泡传感器用以计算循环回路内气泡的数目,或检测到循环回路吸入气体的状况,可编程逻辑控制器用以分析接收自气泡传感器的开启关闭信号与设计警报参数(alarm  param...
  • 一半导体芯片,包含一半导体基底,其设置有第一及第二有源区。一电阻是形成于第一有源区,且该电阻是包含一掺杂区形成于两端点之间。一应变型沟道晶体管是形成于第二有源区,该晶体管包含一第一及第二应力源,其形成于与一应变型沟道区相对毗邻的基底。
  • 本发明涉及一种集成电路元件与晶体管元件以及微电子元件及其制造方法,所述微电子元件,其包含有一位于基底上的绝缘层,一半导体结构以及一接触层。此半导体结构乃位于上述的绝缘层上并具有一厚度,一相对于此绝缘层的第一表面,以及一横跨于至少部分上述...
  • 本发明揭示一种半导体装置及其形成方法,该半导体装置具有一基底,其表层具有〈100〉的结晶方向。借由硅化的源/漏极区、张力层、浅沟槽隔离结构、层间介电质等,施加用以增进NMOS场效晶体管效能的张应力。本发明有效的改善了晶体管的效能。
  • 本发明提供一种浅沟槽隔离结构及其形成方法以减少应力改善电子迁移,其中该方法包括:提供一半导体基底,具有至少一图案化硬掩模层于其上;利用该至少一图案化硬掩模层进行干蚀刻制程以在该半导体基底中形成一沟槽;形成一或多个内衬层于该沟槽表面上,该...
  • 本发明为一种半导体元件,包括绝缘层、半导体层、第一晶体管与第二晶体管。半导体层位于绝缘层上。半导体层的第一部分具有第一厚度。半导体层的第二部分具有第二厚度。第二厚度大于第一厚度。第一晶体管具有由半导体层的第一部分形成的第一主动区。第二晶...
  • 本发明提供一种具有金属接触的半导体器件。在较佳的实施例之中,提供一金属接触穿过内层介电层并与金属结构,例如晶体管的金属栅极作电接触。在金属接触与金属结构之间提供一导电层。所述导电层提供一个或多个功能以作为阻障层、连结层或蚀刻终止层。所述...