【技术实现步骤摘要】
本专利技术是有关于一种集成电路制程，且特别是有关于一种用于集成电路制造的混合模式(mixed-mode)制程。
技术介绍
随着应用于集成电路的半导体组件制作困难度的提升，便产生了现今具有相对紧邻的有源组件(例如场效应晶体管)以及电容器的有源半导体组件的需求。如此的有源及无源组件的混合则须藉助于半导体组件的混合模式制程(mixed-mode process)而制备。因此，借由所谓的混合模式制作程序可将如金氧半导体场效应晶体管(于下文中简称为MOSFET)、晶体管以及如导线等主要组件依照所期望的方式确实地合并以及制作于同一集成电路中。如此的混合模式制程可改善IC产品的制作效率及组件表现。此外，其亦可降低所需的制程步骤而于单一集成电路上同时形成不同类型的组件进而降低制作成本。美国第5,918,119专利中解说了一种整合多个具有不同栅极介电层(gate dielectric)厚度的MOSFET组件以及电容器的混合模式制程。此外，美国第6,586,299号专利则教导了一种同时形成导线、晶体管以及电容结构的混合模式制程。然而，于上述两篇美国专利中当形成组件时皆无采用掩膜层...
【技术保护点】
一种混合模式制程，包括下列步骤：提供一半导体结构；依序形成一第一导电层、一介电层以及一第二导电层于该半导体结构上；于一部分的该第二导电层及该介电层内形成一第一堆栈结构并露出未为该第一堆栈结构所覆盖的第一导电层； 顺应地沉积一掩膜层于该第一导电层上并覆盖其上的该第一堆栈结构；以及图案化该掩膜层及该第一导电层以于该半导体结构上同时形成一电容器以及一第二堆栈结构，其中该电容器包括该第一堆栈结构、于该第一堆栈结构上的一图案化掩膜层以及于该第一堆栈 结构之下的一图案化第一导电层而该第二堆栈结构包括一图案化的第一导...
【技术特征摘要】
US 2004-1-15 10/757,5191.一种混合模式制程，包括下列步骤提供一半导体结构；依序形成一第一导电层、一介电层以及一第二导电层于该半导体结构上；于一部分的该第二导电层及该介电层内形成一第一堆栈结构并露出未为该第一堆栈结构所覆盖的第一导电层；顺应地沉积一掩膜层于该第一导电层上并覆盖其上的该第一堆栈结构；以及图案化该掩膜层及该第一导电层以于该半导体结构上同时形成一电容器以及一第二堆栈结构，其中该电容器包括该第一堆栈结构、于该第一堆栈结构上的一图案化掩膜层以及于该第一堆栈结构之下的一图案化第一导电层而该第二堆栈结构包括一图案化的第一导电层以及堆栈于其上的一图案化掩膜层。2.根据权利要求1所述的混合模式制程，其中该图案化掩膜层覆盖该第一堆栈结构的侧壁。3.根据权利要求1所述的混合模式制程，其中该该介电层的材质为二氧化硅、氮化硅、氮氧化硅或高介电常数材料。4.根据权利要求1所述的混合模式制程，其中该第二堆栈结构为一导线。5.根据权利要求1所述的混合模式制程，其中该掩膜层的材质为异于该第一导电层材质的非光阻材料。6.根据权利要求1所述的混合模式制程，于该半导体结构上形成该第一导电层前更包括选择性地形成一栅介电层于一部分的该半导体结构上的步骤。7.根据权利要求6所述的混合模式制程，于图案化该掩膜层及该第一导电层时该栅极介电层亦为图案化以形成一第二堆栈结构，其中该第二堆栈结构包括堆栈于该半导体结构上的一图案化第一导电层、一图案化掩膜层以及一图案化栅极介电层。8根据权利要求7所述的混合模式制程，其中于该半导体结构上形成该电容器及该第二堆栈结构后，更包括下列步骤于该第二堆栈结构两侧该半导体结构内形成源/漏极区；于该第二堆栈结构的各侧壁上形成一间隔物；以及选择性地形成一硅化物层于该源/漏极区的上表面以于该半导体结构上形成包含有该第二堆栈结构的一金氧半导体场效应晶体管。9.一种混合模式制程，包括下列步骤提供具有一导电区域、一金氧半导体区域以及一电容器区域的一半导体结构；依序形成一第一导电层、一介电层以及一第二导电层于该半导体结构上；于该电...
【专利技术属性】
技术研发人员：黄耀生，陈慧伦，李明益，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。