半导体装置的制造方法制造方法及图纸

一种半导体装置的制造方法，在现有的半导体装置的制造方法中，在形成栅极氧化膜的膜厚不同的元件时，使用了保护氧化膜，故存在制造成本升高的问题。在本发明专利技术的半导体装置的制造方法中，在形成高耐压ＭＯＳ晶体管的区域的外延层（５）上面堆积氧化硅膜（１１）。然后，在外延层（５）上面堆积与低耐压ＭＯＳ晶体管的栅极氧化膜膜厚匹配的氧化硅膜（１２）。然后，通过蚀刻调节高耐压ＭＯＳ晶体管上面的氧化硅膜（１２）的膜厚，利用离子注入法形成Ｐ型扩散层（２４、２５）。通过该制造方法，可以以低成本制造栅极氧化膜的膜厚不同的元件。

【技术实现步骤摘要】

本专利技术涉及通过调节栅极氧化膜的膜厚，形成高耐压的半导体装置和低耐压的半导体装置的技术。
技术介绍
在现有的中已知有如下技术，在硅衬底表面形成元件分离绝缘膜。在由元件分离绝缘膜包围的元件形成区域内形成膜厚100nm的栅极氧化膜。然后，在栅极氧化膜上面选择性地形成多晶硅层，形成栅极电极。然后，从栅极氧化膜上面，以栅极电极为掩模，离子注入杂质。然后，形成构成漏极区域及源极区域的扩散层(例如参照专利文献1)。在现有的中已知有如下技术，在同一衬底上形成高耐压电路和低耐压电路时，首先在衬底上面形成100nm程度的保护氧化膜。在形成高耐压电路的区域，以加速电压150keV程度从保护氧化膜上面离子注入杂质。而且，在形成高耐压电路的PMOS晶体管等的区域形成阱区。然后，除去保护氧化膜，在形成两电路的区域的衬底上面形成13nm程度的第一栅极氧化膜。然后，在形成低耐压电路的PMOS晶体管等的区域形成阱区。然后，在形成两电路的区域的衬底上面形成8nm程度的第二栅极氧化膜，形成两电路的PMOS晶体管等(例如参照专利文献2)。专利文献1特开2004-39681号公报(第4-5页，第2-3图)专利文献2特开2004-104141号公报(第6-9页，第1、6-11图)如上所述，在现有的中，要在形成于硅衬底表面的元件分离绝缘膜包围的区域堆积膜厚100nm的栅极氧化膜。此时，栅极氧化膜在形成漏极区域及源极区域的区域上面也以上述膜厚堆积。而且，相对于形成于栅极氧化膜上面的栅极电极，自对准地形成构成漏极区域及源极区域的扩散层。该制造方法根据栅极氧化膜的膜厚决定漏极区域及源极区域上面的氧化膜的膜厚。而且，根据该膜厚决定离子注入杂质时的加速电压。因此，当增大离子注入时的加速电压时，存在杂质穿过栅极电极，不能区分形成漏极区域及源极区域的问题。另一方面，为防止杂质穿过栅极电极，需要将加速电压设为一定值以下。在该情况下，存在对栅极氧化膜的膜厚设置上限，特别是不能形成需要所希望的耐压特性的高耐压MOS晶体管的情况这样的问题。另外，在现有的中，在形成高耐压电路及低耐压电路的区域的衬底上面堆积保护氧化膜。保护氧化膜作为在形成高耐压电路的区域形成阱区时的氧化膜使用。而且，在高耐压电路及低耐压电路中形成元件分离绝缘膜后，除去保护氧化膜。然后，在形成高耐压电路及低耐压电路的区域分别堆积所希望膜厚的栅极氧化膜。通过该制造方法，直到形成元件分离绝缘膜为止必须形成保护氧化膜。因此，具有制造成本高，制造工序复杂的问题。
技术实现思路
本专利技术是鉴于上述的各情况而实现的，本专利技术提供一种，其准备半导体层并在由形成于所述半导体层的分离区域区分的多个元件形成区域形成第一MOS晶体管、和栅极氧化膜的膜厚比所述第一MOS晶体管薄的第二MOS晶体管，其特征在于，包括在所述第一MOS晶体管形成区域的所述半导体层表面选择性地形成第一绝缘膜后，在所述第一及第二MOS晶体管的形成区域的所述半导体层表面形成第二绝缘膜的工序；在所述第一MOS晶体管的形成区域形成栅极电极，并将位于所述栅极电极附近的漏极区域及源极区域的形成区域上面的所述第一及第二绝缘膜的膜厚减薄的工序；从所述半导体层上方离子注入杂质，并在所述半导体层上形成漏极区域及源极区域的工序。因此，在本专利技术中，具有对照栅极氧化膜的膜厚，在半导体层表面堆积第一及第二绝缘膜的工序。然后，根据第一MOS晶体管的离子注入条件，选择性地除去第一及第二绝缘膜。通过该制造方法，可在单片上形成栅极氧化膜的膜厚不同的第一MOS晶体管和第二MOS晶体管。另外，在本专利技术的中，在将所述第一及第二绝缘膜的膜厚减薄的工序中，利用同一工序除去所述第二MOS晶体管的形成区域的所述第二绝缘膜。因此，在本专利技术中，在选择性地除去第一MOS晶体管的第一及第二绝缘膜时，也将第二MOS晶体管的第二绝缘膜除去。通过该制造方法，由于可减少掩模片数，故可降低制造成本，将制造工序简化。在本专利技术的中，在形成所述漏极区域及源极区域的工序中，在使用所述栅极电极减薄所述第一及第二绝缘膜后，从所述栅极电极上方进行离子注入。因此，在本专利技术中，将栅极电极作为掩模使用，通过自对准技术形成漏极区域及源极区域。通过该制造方法，可相对栅极电极高位置精度地形成漏极区域及源极区域。在本专利技术的中，在形成所述栅极电极的工序中，在所述第二绝缘膜上面形成第一硅膜及氮化硅膜，并在形成场氧化膜的区域设置开口部，将所述第一硅膜及氮化硅膜作为掩模使用，在所述半导体层上形成场氧化膜后，除去所述氮化硅膜，在所述第一硅膜上面堆积第二硅膜，并选择性地除去所述第一及第二硅膜。因此，在本专利技术中，在由作为栅极电极使用的第一硅膜覆盖作为栅极氧化膜使用的第一及第二绝缘膜的状态下形成场氧化膜。通过该制造方法，可抑制作为栅极氧化膜使用的第一及第二绝缘膜的成长，可形成所希望膜厚的栅极氧化膜。在本专利技术中，具有选择性地将高耐压MOS晶体管的漏极区域及源极区域上面的氧化膜减薄的工序。通过该制造方法，在同一衬底上形成栅极氧化膜的膜厚不同的高耐压MOS晶体管和低耐压MOS晶体管时，可减少掩模数量，控制制造成本。另外，在本专利技术中，在高耐压MOS晶体管中，使用栅极电极，通过自对准技术，选择性地除去漏极区域及源极区域上面的氧化膜。另外，使用栅极电极，通过自对准技术，形成漏极区域及源极区域。通过该制造方法，可相对于栅极电极高位置精度地形成漏极区域及源极区域。在本专利技术中，调节高耐压MOS晶体管的漏极区域及源极区域上面的氧化膜的膜厚。通过该制造方法，可以以杂质不穿过栅极电极的加速电压进行离子注入。另外，可以在所希望的范围设计高耐压MOS晶体管的栅极氧化膜的膜厚。在本专利技术中，将栅极氧化膜及栅极电极兼用作场氧化膜形成时的掩模。通过该制造方法，可将堆积用于形成场氧化膜的氧化膜等的工序省略。而且，可将制造工序简化，可控制制造成本。另外，在本专利技术中，在堆积栅极氧化膜后，在其上面堆积了作为栅极电极一部分的硅膜的状态下，将其作为形成场氧化膜时的掩模使用。通过该制造方法，可抑制预先堆积的栅极氧化膜在半导体层表面成长到所希望的膜厚以上。附图说明图1是说明本专利技术实施例的的剖面图；图2是说明本专利技术实施例的的剖面图；图3是说明本专利技术实施例的的剖面图；图4是说明本专利技术实施例的的剖面图；图5是说明本专利技术实施例的的剖面图；图6是说明本专利技术实施例的的剖面图；图7是说明本专利技术实施例的的剖面图；图8是说明本专利技术实施例的的剖面图。符号说明1 P型单晶硅衬底5 N型外延层9 第一元件形成区域10 第二元件形成区域11 氧化硅膜12 氧化硅膜13 多晶硅膜14 氮化硅膜18 LOCOS氧化膜19 多晶硅膜20 硅化钨膜21 氧化硅膜22 栅极电极23 栅极电极24 P型扩散层25 P型扩散层 具体实施例方式下面，参照图1～图8详细说明本专利技术一实施例的。图1～图8是用于说明本实施例的的剖面图。另外，在以下的说明中，对在由分离区域区分的元件形成区域形成例如高耐压的P沟道型MOS晶体管和低耐压的N沟道型MOS晶体管的情况进行说明。但是，不限于该组合的情况，例如也可以为在其他元件形成区域形成NPN型晶体管、纵型PNP晶体管等，形成半导体集成电路装置的情况。首先，如图1所示，准备P型单晶硅衬底1。从衬底1表面，本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，准备半导体层并在由形成于所述半导体层的分离区域区分的多个元件形成区域形成第一ＭＯＳ晶体管、和栅极氧化膜的膜厚比所述第一ＭＯＳ晶体管薄的第二ＭＯＳ晶体管，其特征在于，包括：在所述第一ＭＯＳ晶体管形成区域的所述半导体层表面选择性地形成第一绝缘膜后，在所述第一及第二ＭＯＳ晶体管的形成区域的所述半导体层表面形成第二绝缘膜的工序；在所述第一ＭＯＳ晶体管的形成区域形成栅极电极，并将位于所述栅极电极附近的漏极区域及源极区域的形成区域上面的所述第一及第二绝缘膜的膜厚减薄的工序；从所述半导体层上方离子注入杂质，在所述半导体层上形成漏极区域及源极区域的工序。

【技术特征摘要】
JP 2004-9-29 285024/041.一种半导体装置的制造方法，准备半导体层并在由形成于所述半导体层的分离区域区分的多个元件形成区域形成第一MOS晶体管、和栅极氧化膜的膜厚比所述第一MOS晶体管薄的第二MOS晶体管，其特征在于，包括在所述第一MOS晶体管形成区域的所述半导体层表面选择性地形成第一绝缘膜后，在所述第一及第二MOS晶体管的形成区域的所述半导体层表面形成第二绝缘膜的工序；在所述第一MOS晶体管的形成区域形成栅极电极，并将位于所述栅极电极附近的漏极区域及源极区域的形成区域上面的所述第一及第二绝缘膜的膜厚减薄的工序；从所述半导体层上方离子注入杂质，在所述半导体层上形成漏极区域及源极区域的工序。2.如权利要求1所述...

【专利技术属性】
技术研发人员：小仓尚，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]