制造半导体器件的方法技术

一种制造半导体器件的方法，包括：提供半导体衬底；在所述半导体衬底的预定区域中形成沟槽；在所述沟槽之内形成将所述器件的有源区和场区分隔开的隔离结构；以及蚀刻所述半导体衬底的暴露区域使得所述暴露区域具有弯曲表面。在本发明专利技术的一特定实施例中，执行氧化工艺以补偿蚀刻半导体衬底之后在半导体衬底的暴露区域上的损伤，并执行用于除去由氧化工艺所生长的氧化层的湿法蚀刻工艺。在本发明专利技术的一特定实施例中，该蚀刻工艺可以包括湿法或干法蚀刻工艺。

【技术实现步骤摘要】

本专利技术涉及一种集成电路及它们的用于制造半导体器件的处理。更具体地，本专利技术提供了一种新颖的沟槽隔离结构及用于半导体器件中的电隔离的方法。
技术介绍
随着半导体器件集成水平逐步提高，可以使用隔离区分隔某一器件中的有源区和场区。隔离区可以通过浅沟槽隔离(STI)工艺形成，其中STI工艺是一种在半导体衬底的预定区域中形成沟槽的方法，沟槽随后被氧化物层填充以形成隔离结构。随着诸如NAND闪速存储器件的半导体器件集成水平的提高，有助于决定器件特性的有源区的面积在逐渐减小。尽管使用STI工艺来改善电隔离，随着器件集成的增强，有源区和场区之间的间距在减小。因此，为了确保用STI工艺形成的器件的均匀的电特性，必需要增大有源区的面积。然而，如果增大有源区的面积而不增大器件的总面积，可能会发生空隙的形成。在场区日益变小的情况下进行填隙(gapfill)工艺时可能会发生这种情况。相反，如果场区的面积增加了，则有源区的面积变小，这可能会对形成于这些区域中的器件的电特性带来负面影响。可以提供一种，更具体地讲是一种制造闪速存储器件的方法，其中通过增加有源区的面积而不增加器件的总面积，提高器件的成品率。本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：　　　　提供半导体衬底；　　　　在所述半导体衬底的预定区域中形成沟槽；　　　　在所述沟槽之内形成隔离结构，所述隔离结构将所述器件的有源区和场区分隔开；以及　　　　蚀刻所述半导体衬底的暴露区域使得所述暴露区域具有弯曲表面。

【技术特征摘要】
KR 2005-4-1 27702/051.一种制造半导体器件的方法，包括提供半导体衬底；在所述半导体衬底的预定区域中形成沟槽；在所述沟槽之内形成隔离结构，所述隔离结构将所述器件的有源区和场区分隔开；以及蚀刻所述半导体衬底的暴露区域使得所述暴露区域具有弯曲表面。2.如权利要求1所述的方法，其中形成沟槽的步骤包括形成覆盖所述半导体衬底的垫氧化物层；形成覆盖所述垫氧化物层的垫氮化物层；构图所述垫氧化物层和所述垫氮化物层以暴露所述半导体衬底中的沟槽开口；以及执行各向异性蚀刻工艺以去除在所述沟槽开口处的半导体衬底部分。3.如权利要求1所述的方法，其中形成隔离结构的步骤包括在所述沟槽和邻近所述半导体衬底的台面区域上方淀积介电层；构图所述介电层以暴露覆盖所述半导体衬底上的垫氧化物层的垫氮化物层；除去所述垫氮化物层和所述垫氧化物层；以及执行清洁工艺。4.如权利要求1所述的方法，其中所述隔离结构的顶部分具有圆轮廓。5.如权利要求1所述的方法，其中所述沟槽的侧壁成一角度。6.如权利要求1所述的方法，其中蚀刻所述半导体衬底的暴露区域通过湿法或干法蚀刻工艺执行。7.如权利...

【专利技术属性】
技术研发人员：金忠培，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]