本发明涉及一种用以测试浅沟槽填洞的测试区域设计。具体为一浅沟槽填洞的测试图案层，包括：一测试区域，其中该测试区域包括一外边，以定义出一第一内部区；及一测试图案层，该测试图案层位于第一内部区中，该测试图案层是由一浅沟槽形成，以供作测试浅沟...

本发明揭示一种氧化物研磨制程，是一化学机械研磨制程的流程的一部分。在一第一研磨站中研磨一铜层与一第二研磨站中研磨一扩散阻障层之后，一第三研磨站中的一关键步骤为一第一氧化物研磨浆料与一第一去离子水冲洗的应用，以及其后的一第二氧化物研磨浆料...

本发明提供一种制造介电层的方法，包括下列步骤：提供一流体至一基底，其中该流体是一气胶态；于该基底附近产生一超临界制程环境，该超临界制程环境具有该选择流体的一超临界制程温度与一超临界制程压力；以及使该基底接触该选择流体，其中藉一介于该基底...

本发明揭示一种具散热器的球门阵列封装体及其形成方法。其形成方法包含：提供一半导体芯片，其固定于一球门阵列基板；在上述球门阵列基板上，将上述半导体芯片封入一封装胶体；将一散热器置于上述球门阵列基板上，并使上述封装胶体与上述散热器之间具有一...

一种用于剪力测试８英寸或是１２英寸硅基板上凸块的装置。该装置包括一活动平台、一控制单元、一移动单元以及一真空夹具。活动平台用于固定８英寸晶片。真空夹具可固定１２英寸晶片或是活动平台。控制单元控制一移动单元，可移动探针接触待测１２英寸晶片...

本发明是提供一种覆晶封装的焊垫。其中该焊垫适用于集成电路芯片且设置于集成电路芯片的边角或全部表面。在此，该焊垫具有多个沟槽于其上，且该沟槽的延伸方向大抵正交于芯片中心的放射方向。

本发明提供一种用于ＣＭＯＳ的存储器结构，用以降低软错误（ｓｏｆｔ－ｅｒｒｏｒｓ）的发生。在此存储单元的布局中，晶体管的源极至漏极轴与存储单元的较短边平行，且此存储单元具有一较长边与一较短边，其中较长边较佳为较短边的２倍长，如此可利用较短...

本发明提供一种单一晶体管平面随机存取存储单元与其形成方法，以其改善电荷保存能力，此方法包括形成通栅晶体管结构与储存电容结构，此通栅晶体管结构与此储存电容结构邻接且藉一预定距离分开；进行第一离子布植制程以形成第一掺杂区与第二掺杂区，此第一...

本发明涉及一种研磨晶圆的材料层的方法，具体为研磨半导体晶圆上的材料层至目标厚度的方法。此方法包括：根据标准值、现行化学机械研磨装置的材料移除速率、以及偏差厚度，在由半导体晶圆上的材料层想要移除的厚度的基准上，去计算补偿移除速率，其中，偏...

本发明提供一种浸没式光刻系统、对上表面覆有感光材料层的半导体结构的照光方法，以及制造半导体元件的方法。该光刻系统由一个光学表面，一层与光学表面的一部分接触的浸没流体，以及一个上表面具有感光材料层的半导体结构组成。其中，感光材料层的厚度不...

本发明揭示一种半导体装置，包括一电阻器，形成于一半导体层中，例如一位于绝缘层上有硅层（ＳＯＩ）基底上方的硅层；一本体区，形成于一部分的半导体层中并掺杂有一第一导电性（例如ｎ型或ｐ型）；一第一接触区，形成于半导体层并邻近本体区，其亦掺杂有...

本发明揭露一种具有高品质因子的电感及其制造方法。该电感包括：一基底、一内层电感层、一保护层、一顶部电感层以及一焊接区电感层。其中，介电层覆盖于基底表面，且具有至少一介电层开口，另外，内层电感层设置于介电层内。顶部电感层填满介电层开口，且...

本发明提供一种掺杂碳的二氧化硅膜的沉积方法，包括下列步骤：首先，提供一基底并将其置于一ＣＶＤ腔室中，接着，通入氧气、氩气与三甲基硅烷至该腔室，其流量比大体为１∶１．５∶６，且腔室温度大体介于３００－４００℃，形成此低介电常数介电层的沉积...

一种切割晶片的方法，其中此晶片具有钻石结构的基础材料。晶片先经过一个研磨过程，而从晶片的背面将晶片的预设部分予以磨除。接着，经由至少一条线来切割晶片，其中此线系沿着从钻石结构的天然裂缝方向偏移一个预设偏移角的方向。

本发明是揭示一种半导体组件及其制作方法。其利用一高温超导（Ｈｉｇｈ　　Ｔｅｍｐｅｒａｔｕｒｅ　　Ｓｕｒｐｅｒｃｏｎｄｕｃｔｏｒ，ＨＴＳ）层与一典型的扩散层组合，其中该扩散层于介电材料与铜（或其它金属）导线之间。该高温超导体层材料包括钡铜...

本发明揭示一种集成电路晶片封装及其封装方法。所述集成电路晶片的封装方法是：将一集成电路晶片附着于一基板上；形成一围堰，以围绕集成电路晶片；在集成电路晶片的至少一角落覆盖一应力缓冲材料；在集成电路晶片及围堰内部的整个基板上涂覆一封胶材料。...

本发明是提供多层内联机内层介电层的结构与制造方法，以及包括内层介电层的半导体组件。该内层介电层包括第一低介电常数材料层及形成于该第一低介电常数材料上的第二低介电常数材料。该第二低介电常数材料层至少较第一低介电常数材料层具有一不同的材料特...

本发明提供一种形成于半导体基底上的组件或电路，其中该基底包括晶格常数不同的第一、第二半导体材料。一第一晶体管，包括相对邻接于源极以及漏极区的沟道区，且至少部分的源极以及漏极区形成在第二半导体材料中以于该晶体管中形成晶格失配区（ｌａｔｔｉ...

本发明是关于一种无铬膜层相位移光罩，包括：一透光基底；至少一第一相位移图案，由至少一环状凹陷所构成；以及一第一次解析透光图案，是由上述环状凹陷所环绕的透光基底所构成，以与上述第一相位移图案构成曝光时所欲之转移图案，此外，本发明亦关于上述...

本发明揭露一种多重栅极晶体管，其包括一半导体鳍片形成于部分半导体块材基底上，一栅极介电质覆盖于部分半导体鳍片上，且一栅电极覆盖于该栅极介电质之上；一源极区与一漏极区相对形成于邻近栅电极的半导体鳍片上。于较佳实施例中，栅电极的底部表面较源...