内联机结构的形成方法及铜制程整合方法技术

本发明专利技术揭示一种半导体装置中蚀刻后续清洁制程（ｐｏｓｔ－ｅｔｃｈｉｎｇ　　ｃｌｅａｎｉｎｇ　　ｐｒｏｃｅｓｓ）与沉积制程的整合方法。首先，提供一基底，其中具有一镶嵌结构，其藉由蚀刻一介电层并利用为于其上方的一光阻掩膜作为蚀刻掩膜而形成。接着，藉由一超临界流体实施一清洁制程，以去除光阻掩膜以及蚀刻后续产生的副产品。最后，利用该超临界流体作为一反应媒介，以临场（ｉｎ－ｓｉｔｕ）填入一内联机层于镶嵌结构内。上述清洁制程与后续内联机层的制作是于一制程设备的单一或不同的反应室中进行。

【技术实现步骤摘要】

本专利技术是有关于一种半导体制程，特别是有关于一种在一具有单一个或多数个反应室的半导体制程设备中整合蚀刻后续清洁制程(post-etchingcleaning process)与沉积制程。
技术介绍
在集成电路或是微电子装置的制造中，多层导线结构是使用于集成电路中的单一或多个装置的内联机(interconnect)区。传统上是采用双镶嵌(dualdamascene)制程形成上述内联机结构。双镶嵌制程一开始是先于一硅晶片上沉积一介电层，例如一低介电常数(k)材料层，以作为一金属层间介电(intermetal dielectric，IMD)层。随后实施微影及蚀刻制程以在IMD层中形成一沟槽或接触窗开口或是由这些开口所成的双镶嵌开口。最后，在开口中沉积一金属层，例如铜层或铝层，以完成内联机结构的制作。传统上，藉由蚀刻制程在IMD层中形成开口之后，反应室中的晶片会实施一清洁制程以去除光阻掩膜及蚀刻后续产生的副产品(post-etchingby-products)，例如聚合物或是其它化学残留物。之后，将晶片从反应室移出以等候后续进行沉积制程或是金属化制程。在等候期间(称做制程等待时间(queue time，Q-time))，晶片是暴露于大气中，导致原生(native)氧化物形成硅晶片表面或是不必要的氧化物形成于晶片的下层金属层表面而不利于后续的制程。为了去除上述氧化物，是于进行沉积制程之前，额外实施一电浆清洁制程，但却因此而损及低介电常数材料层的表面。再者，低介电常数材料层在等候进行沉积制程时，容易与蚀刻后续产生的副产品相互作用或是吸收到水气而导致介电特性退化。另外，光阻掩膜的去除通常采用电浆去除法。然而，电浆会损害低介电常数材料层，同样会导致介电特性退化。再者，电浆去除法并无法完全去除光阻掩膜，因为聚合物会形成于光阻掩膜的侧壁，而不利于后续制程的进行。美国专利第6,184,132号是揭示一种半导体装置中硅化钴的整合制程，其利用临场(in-situ)电浆清洁制程以在进行钴沉积之前去除形成于硅基底上的原生氧化物。然而，如以上所述，于清洁期间，电浆容易损害基底表面。另外，美国专利第6,395,642号是揭示一种改良的铜制程整合方法，其是整合进行铜电镀之前的铜晶种层制作与电浆清洁制程。藉由此方法，铜氧化物可有效地除去，以增加铜内联机的品质。然而，于去除光阻掩膜与金属沉积步骤之间仍存在制程等候时间(Q-time)。因此，有必要寻求新的方法来解决因上述制程等候时间所引发的问题，以维持介电层的介电特性。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种藉由整合蚀刻后续清洁制程与沉积制程来避免具有低介电常数(low k)材料层形成其上的一基底于金属沉积前暴露于大气中的方法，藉以克服制程等待时间(queue time)所引发的问题并增加产能。本专利技术的另一目的在于提供一种利用超临界流体(supercriticalfluid)技术来进行蚀刻后续清洁制程及随后的沉积制程的方法，以取代传统电浆技术，进而有效地去除蚀刻后续产生的副产品(post-etchingby-products)并防止低介电常数材料层的损害。本专利技术的又另一目的在于提供一种具有一内联机结构的半导体装置，其中内联机结构的形成是采用超临界流体作为清洁制程的清洁剂并作为沉积制程的反应媒介。根据上述的目的，本专利技术提供一种内联机结构的形成方法。首先，提供一基底，其上覆盖有一介电层，该介电层具有由位于其上方的一掩膜图案层所定义出的至少一开口。之后，藉由一超临界流体实施一清洁制程，以去除该掩膜图案层以及形成于介电层表面及开口内表面的蚀刻副产品。最后，藉由超临界流体作为反应媒介以临场填入一导电层于开口内，而完成内联机结构。此处，清洁制程的实施及临场填充开口是于一制程设备的一制程反应室或是具有多个反应室的制程设备的不同制程反应室中进行。上述介电层可为一低介电常数材料层且掩膜图案层可为一光阻图案层。再者，使用于清洁制程的超临界流体可为超临界二氧化碳，且其更包括一化学清除剂溶解其中，其包括HF、NMP、CH3COOH、MeOH、BLO、H2SO4、HNO3、H3PO4、或TFAA。再者，导电层是利用一有机金属错合物作为沉积前驱物并利用超临界二氧化碳作为反应媒介而形成的，其中有机金属错合物包括Cu(hfac)(2-butyne)、Cu(hfac)2、或Cu(dibm)。根据上述的另一目的，本专利技术提供一种铜制程整合方法。首先，提供一基底，其上覆盖有一介电层，介电层具有由位于其上方的一掩膜图案层所定义出的一镶嵌开口。接着，藉由一超临界流体实施一清洁制程，以去除掩膜图案层以及形成于介电层表面及镶嵌开口内表面的蚀刻副产品。最后，利用超临界流体作为一反应媒介，以临场填入一铜层于该镶嵌开口内。此处，清洁制程的实施及临场填充开口是于一制程设备的一制程反应室或是具有多个反应室的制程设备的不同制程反应室中进行。上述介电层可为一低介电常数材料层且掩膜图案层可为一光阻图案层。再者，使用于清洁制程的超临界流体可为超临界二氧化碳，且其更包括一化学清除剂溶解其中，其包括HF、NMP、CH3COOH、MeOH、BLO、H2SO4、HNO3、H3PO4、或TFAA。再者，铜层是利用Cu(hfac)(2-butyne)、Cu(hfac)2、或Cu(dibm)作为沉积前驱物。又根据上述的另一目的，本专利技术提供一种半导体装置。此半导体装置包括一基底、一低介电常数材料层、及一内联机结构。低介电常数材料层是设置于基底上方，其具有至少一镶嵌开口位于被一超临界流体所清洁过的一区域中。内联机结构是设置于镶嵌开口内，且其是于实施清洁制程之后，利用超临界流体作为一反应媒介且利用一有机金属错合物作为一沉积前驱物而临场形成的。此处，对镶嵌开口所实施的清洁制程及内联机结构的制作是于一制程设备的一制程反应室或是具有多个反应室的制程设备的不同制程反应室中进行。再者，使用于清洁制程的超临界流体可为超临界二氧化碳，且其更包括一化学清除剂溶解其中，其包括HF、NMP、CH3COOH、MeOH、BLO、H2SO4、HNO3、H3PO4、或TFAA。再者，有机金属错合物包括Cu(hfac)(2-butyne)、Cu(hfac)2、或Cu(dibm)。附图说明图1a到图1d是绘示出根据本专利技术实施例的双镶嵌制程中内联机结构形成方法的剖面示意图。符号说明100～基底；102～介电层；104～掩膜图案层；104a～聚合物层；108～镶嵌开口；110～清洁制程；112～导电层；112a～内联机结构；200～半导体装置。具体实施例方式为让本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下图1a到图1d是绘示出根据本专利技术实施例的双镶嵌制程中形成内联机结构的方法。首先，请参照图1a，提供一基底100，例如一硅基底或其它半导体基底。此基底100可包含不同的组件，例如晶体管、电阻器、及其它现有的半导体组件。此基底100亦可包含其它绝缘层或金属内联机层。此处，为了简化图式，仅绘示出一平整的基底。接着，在基底100上方形成一介电层102。再本实施例中，介电层102是作为一内层层间介电(ILD)层或是金属层间介电(IMD)层。举例而言，介本文档来自技高网...

【技术保护点】
一种内联机结构的形成方法，包括下列步骤：提供一基底，其上覆盖有一介电层，该介电层具有由位于其上方的一掩膜图案层所定义出的至少一开口；藉由一超临界流体实施一清洁制程，以去除该掩膜图案层以及形成于该介电层表面及该开口内表面的蚀刻 副产品；以及临场填入一导电层于该开口内，以完成该内联机结构。

【技术特征摘要】
US 2004-1-20 10/760,9271.一种内联机结构的形成方法，包括下列步骤提供一基底，其上覆盖有一介电层，该介电层具有由位于其上方的一掩膜图案层所定义出的至少一开口；藉由一超临界流体实施一清洁制程，以去除该掩膜图案层以及形成于该介电层表面及该开口内表面的蚀刻副产品；以及临场填入一导电层于该开口内，以完成该内联机结构。2.根据权利要求1所述的内联机结构的形成方法，其中该超临界流体更包括一化学清除剂溶解其中，其包括HF、NMP、CH3COOH、MeOH、BLO、H2SO4、HNO3、H3PO4、或TFAA。3.根据权利要求1所述的内联机结构的形成方法，其中该导电层是利用一有机金属错合物作为沉积前驱物并利用超临界二氧化碳作为反应媒介而形成的。4.根据权利要求3所述的内联机结构的形成方法，其中该有机金属错合物包括Cu(hfac)(2-butyne)、Cu(hfac)2、或Cu(dibm)。5.一种铜制程整合方法，包括下列步骤提供一基底，其上覆盖有一介电层，该介电层具有由位于其上方的一掩膜图案层所定义出的一镶嵌开口；藉由一超临界流体实施一清洁制程，以去除该掩膜图案层以及形成于该介电...

【专利技术属性】
技术研发人员：曾伟雄，庄平，涂宏荣，王静亚，林俞良，罗冠腾，周梅生，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]