具有气隙镶嵌结构的半导体器件的制造方法技术

提供了一种具有气隙镶嵌结构的半导体器件的制造方法。该方法所包括的步骤：沉积和图形化易处理层（ＰＲ），在图形化的易处理层（ＰＲ）上沉积第一障碍层（ＢＬ１），沉积金属层（Ｍ１），平整所述金属层（Ｍ１），沉积第二障碍层（ＢＬ２），平整所述第二障碍层（ＢＬ２）直至在所述易处理层（ＰＲ）上基本没有任何障碍层材料，沉积可浸透性层（ＰＤＬ），通过所述可浸透性层（ＰＤＬ）去除所述易处理层（ＰＲ）以形成空气间隙（ＡＧ）。

【技术实现步骤摘要】

本专利技术涉及适用于以及据此制造的半导体器件。
技术介绍
采用深亚微米技术(例如，包括小于0.35微米的特性尺寸)的未来集成电路已经增加了对多层互连的需求。在深亚微米技术状态中的集成电路的性能更加取决于通信的延迟，即，在典型集成电路中所存在着的数百万个栅极和晶体管之间传输的电信号的延迟时间。因此，由被动互连结构所产生的电容和电阻效应就变得更加重要并且需要进行良好的控制。解决上述问题的一种方法是在金属引线之间使用能够与低介质常数的绝缘材料(“低K介质)相结合的低电阻的金属(例如，铜)。低K介质是一种介质材料，它所呈现出的介质常数明显低于诸如二氧化硅之类的常规介质材料。在大量努力的基础上，光学平版印刷技术已经能够适应于使用诸如离轴照射、相移掩模等技术以及业内所熟知的其它技术的深亚微米需求。但是，在精度上所获得进展受到聚焦深度降低的影响。因此，在中间处理步骤的过程中就需要高度平整的表面。为了能够获得高度平整的表面，传统的金属沉积和光刻平版印刷技术随着线宽尺寸的减小以及使用多层技术层而逐渐变得无效。在制造现代集成电路，特别是，多于三层以上互连层的过程中，增加使用了化学机械抛光(CMP)。这种集成电路的金属引线一直都具有高的宽幅比(即，线的宽度在0.25μm量级，线的高度在1.0μm量级)。对于CMP的详细细节可参考美国专利U86,071,809。一种基于CMP技术的典型半导体制造技术是所谓的镶嵌处理工艺。镶嵌处理工艺包括在介质层中形成图形，采用互连材料填充这些图形，采用抛光的方法去除自晶片表面上多余的金属，以及保留镶嵌的互连金属的特性。现在基本上有两种镶嵌处理工艺，即，单层镶嵌和双层镶嵌。在单层镶嵌的处理工艺中，在基片上形成下层导体，并采用第一介质层覆盖。通过对第一介质层的图形化可接触到下层导体，并在第一介质层中形成导电插头。之后，对沉积在第一介质层上的第二介质层进行图形化，并在图形化的第二介质层中形成互连引线金属化。除了沉积介质之外，还要蚀刻结构，填充金属和平整所产生的镶嵌金属结构。在使用单层镶嵌处理工艺制造和互连的过程中，每一层都是分别做的，例如，单层镶嵌的沟槽水平之后跟着单层镶嵌的通孔水平。但是，在双层镶嵌处理工艺中，互连金属引线和导电插头是通过将通孔和沟槽的两个图形都图形化在第一介质层中来形成的。之后，同时采用金属来填充通孔和沟槽。双层镶嵌处理工艺提供了一种简单和低成本的制造技术。对于互连金属化，较佳的是，铜优于铝，因为它的导电率较高高，即，低电阻，并且与许多其它金属相比较，它对电子迁移故障的没有影响。另一方面，Cu作为互连金属的使用会引起新的问题，因为当铜与硅或二氧化硅相接触可以产生破坏性的结果。这是因为铜迁移到或者扩散到二氧化硅中会增加相邻导体的泄漏电流或者实际短路。因此，必须引入在铜导体周围的某种铜扩散障碍。在上述镶嵌结构中，一般都是在Ti、TiN、Ta、TaN、WN或者其它合适障碍金属的薄层来覆盖较薄的表面(例如，通孔和沟槽的底部和侧壁)。在采用CMP形成镶嵌Cu导体之后，随后在Cu导体的上表面再覆盖一层氮化硅或者其它障碍材料。氮化硅、碳化硅或者氮化碳硅一般都可以用于作为铜的有效扩散障碍。在美国专利6,071,809中显示了一种典型的现有技术的低K双层镶嵌结构，该结构包括形成在具有介质(例如，二氧化硅或者低K介质)的基片上铜导体。在铜导体上形成氧化物的罩子层，这是在低K介质层、蚀刻阻滞二氧化硅层、第二低K介质层和硬掩模二氧化硅层之后形成的。使用标准的蚀刻技术，在低K介质中图形化通孔和沟道，沉积铜互连以及任何籽晶和障碍层，以形成与导体的互连。罩子层一般是由氮化硅所构成的，而硬掩模层一般是由二氧化硅所构成的。通常，先进的低K材料所具有的体积K数值大约为2，而空气所具有的K数值为1。因此，使用空气间隙来取代低K材料将会明显地减小寄生电容。世界专利WO02/19416显示了一例具有空气间隙的镶嵌结构。美国专利US6,071,809讨论了制造标准的双层镶嵌结构。因此，双层镶嵌结构包括金属层，作为通孔介质的第一介质层(诸如硅氧烷或者聚芳脂醚之类的低K介质)，沉积在第一介质层上采用互连槽作为沟槽水平介质的第二介质层(诸如SOG、纳米玻璃TM或者类似于SiLK之类的聚合体)。此外，在第一介质层和第二介质层之间有蚀刻阻滞层(例如，SiN)。金属，较佳的是，铜Cu，填充通孔和互连槽，以形成具有上边的金属引线。在沉积铜Cu之前，在通孔和互连槽的侧壁上提供障碍和Cu的籽晶层。去除第二介质层，使得已经填充在沟槽水平上的互连槽的金属可以开放，也就是说，第二介质层是用作为定义金属引线的牺牲层。不导电的障碍层(类似于氮化硅或者碳化硅)设置在开放的金属引线上和开放的蚀刻阻滞层上。在蚀刻阻滞层和金属引线上再沉积一层可任意使用的层。之后，将该易处理层平整至金属引线的上边。再在该易处理层上涂覆一层多孔介质层，以及通过多孔介质层来去除或者分解易处理层，从而形成空气间隙。该空气间隙可以通过UV处理可能辅助的固化和烘焙步骤来获得。旋涂的多孔介质层材料包括能挥发或降解成小的分子的聚合体，类似于PMMA(聚甲基丙烯酸甲酯)，聚苯乙烯和聚乙烯基醇。因此，UV光致抗蚀剂也可以用作为空气间隙制造的基本材料，以及等离子体CVD层或旋涂介质层也可以用作为多孔介质层。较佳的是，多孔介质层包括采用旋涂工艺所提供的低K介质，例如，SiLK。等离子体CVD层也可以用作为多孔介质层。
技术实现思路
本专利技术的一个目的是提供制造具有镶嵌结构和空气间隙的半导体器件的改进方法。该目的是通过制造根据权利要求1所述的具有气隙镶嵌结构的半导体器件以及根据权利要求6所述的半导体器件的方法来实现的。因此，提供了一种制造具有气隙镶嵌结构的半导体器件的方法。该方法包括沉积和图形化易处理层，在图形化的易处理层上的沉积第一障碍层，沉积金属层，平整所述金属层，沉积第二障碍层，平整所述第二障碍层，直至在所述易处理层上基本没有任何障碍层的材料，沉积可浸透层，通过可浸透层去除所述易处理层，以形成空气间隙。由于第二障碍层的介入，金属引线可以在障碍层没有减小有效空气间隙空间或者没有增加空气间隙的有效K数值引起较高的不需要RC延迟的条件下进行密封和钝化。根据本专利技术的一个方面，所述的第一和第二障碍层(BL1，BL2)包括导电材料。根据本专利技术的另一方面，易处理层是由光致抗蚀剂层或者具有低质量的有机聚合体所形成。这类易处理层可以通过加热结构容易的分解，以形成一种创建空气间隙的有效方法。根据本专利技术的另一方面，所述易处理层的图形化和蚀刻适用于在易处理层中形成其它图形，以便于在所述去除步骤之后在易处理层中形成伪金属结构。这些伪金属结构可以改善空气间隙的机械稳定性。根据本专利技术的另一方面，单一CVD反应器可以用于进行通过加热分解易处理层的去除步骤和后续步骤中的沉积介质层。于是，可以省略用于分解易处理层的单一炉的使用，从而减小了设备所需的费用和增加了产量。本专利技术还涉及一种具有气隙镶嵌结构的半导体器件。该半导体器件包括采用在图形化的易处理层和平整的金属层之间的第一障碍层进行图形化的易处理层，其中，第二障碍层形成在金属层上，没有覆盖易处理层。可浸透层沉积在金属层和易处理层的上面，并且可通过可浸透层去除易处理层，以本文档来自技高网...

【技术保护点】
一种具有气隙镶嵌结构的半导体器件的制造方法，其特征在于，该方法包括步骤：沉积和图形化易处理层（ＰＲ），沉积第一障碍层（ＢＬ１），沉积金属层（Ｍ１），平整所述金属层（Ｍ１），沉积第二障碍层（ＢＬ２），平整所述第二障碍层（ＢＬ２），直至在易处理层（ＰＲ）上面基本没有任何障碍材料，在平整所述第二障碍层（ＢＬ２）之后沉积可浸透性介质层（ＰＤＬ），和，通过所述可浸透性介质层（ＰＤＬ）来去除所述易处理层（ＰＲ），以形成空气间隙（ＡＧ）。

【技术特征摘要】
EP 2004-3-17 04101097.61.一种具有气隙镶嵌结构的半导体器件的制造方法，其特征在于，该方法包括步骤沉积和图形化易处理层(PR)，沉积第一障碍层(BL1)，沉积金属层(M1)，平整所述金属层(M1)，沉积第二障碍层(BL2)，平整所述第二障碍层(BL2)，直至在易处理层(PR)上面基本没有任何障碍材料，在平整所述第二障碍层(BL2)之后沉积可浸透性介质层(PDL)，和，通过所述可浸透性介质层(PDL)来去除所述易处理层(PR)，以形成空气间隙(AG)。2.根据权利要求1所述方法，其特征在于，所述第一和第二障碍层(BL1，BL2)包括导电材料。3.根据权利要求1所述方法，其特征在于，所述易处理层(PR)是光致抗蚀剂层或者是具有低质量...

【专利技术属性】
技术研发人员：R达阿蒙，VN宏，
申请(专利权)人：IMEC公司，NXP股份有限公司，
类型：发明
国别省市：BE[比利时]