本发明专利技术提供一种具有互连的半导体器件，降低了互连之间的漏电流并改善了ＴＤＤＢ特性，其包括绝缘间隔层（１０８）和填充在形成在绝缘间隔层中的凹槽内的互连（１６０），互连（１６０）包括铜层（１２４）和形成在铜层上的低膨胀金属层（１４０），铜层（１２４）主要由铜构成并具有比凹槽的深度小的厚度，低膨胀金属层（１４０）是具有比铜层的热膨胀系数小的热膨胀系数的金属层。
【技术实现步骤摘要】
本专利技术涉及一种具有互连。
技术介绍
常规半导体器件使用互连，该互连是通过在绝缘间隔层中形成互连形成凹槽、并通过用诸如铜(Cu)层的金属层填充互连形成凹槽来构造的(例如，参见日本未决专利公开No.2001-176965)。图11是常规的半导体器件的示例性构造的截面结构视图。如图11中所示，半导体器件具有形成在半导体衬底100上的半导体元件，诸如晶体管、电阻器、电容器等，所有这些都未示出，并且在其上形成用于终止蚀刻的停止绝缘层102，在其间放置绝缘层。在停止绝缘层102上，依此顺序形成具有比硅氧化物层的介电常数小的介电常数的低k层104、和用作硬掩模层106的硅氧化物层，其中低k层104和硬掩模层106共同形成绝缘间隔层108，绝缘间隔层108中形成互连并用作使其中形成互连形成凹槽的绝缘层。在绝缘间隔层108中形成的互连形成凹槽的底部和侧壁上，形成用作阻挡金属层122的钽(Ta)层，并且用Cu层124填充互连形成凹槽。阻挡金属层122和Cu层124共同形成互连126。图11示出了两互连126的截面。在绝缘层108上，以此顺序形成金属扩散阻挡层110和硅氧化物层(SiO2层)112。金属扩散阻挡层110和硅氧化物层112共同形成绝缘间隔层114，在绝缘间隔层114中形成通孔，使其中形成通孔栓塞。在形成于绝缘间隔层114中的通孔的底部和侧壁上形成阻挡金属层128，并在通孔中填充Cu层130。阻挡金属层128和Cu层130共同形成通孔栓塞132。图11示出了两个通孔栓塞132的截面。通孔栓塞132中的每一个连接两个互连126中的每一个。下面简要介绍制造上述常规半导体器件的方法。在半导体衬底100上形成半导体元件(未示出)，随后以此顺序形成作为绝缘底层的停止绝缘层102和绝缘间隔层108。利用光刻和蚀刻工艺，在绝缘间隔层108中形成预定图案的互连形成凹槽。然后形成阻挡金属层122和籽晶层，并利用电镀法在互连形成凹槽中填充Cu层124。随后退火Cu以便结晶。此后，为了除去Cu的不必要部分，通过CMP(化学机械抛光)抛光Cu层124和阻挡金属层122，直到露出硬掩模层106的上表面，以由此形成互连126。接着，形成绝缘间隔层114。然后，类似于形成互连126的方法，在绝缘间隔层114中形成通孔，在通孔中形成阻挡金属层128，并在通孔中填充Cu层130，以由此形成通孔栓塞132。在将来所希望的半导体器件的微型化和互连之间的距离随之变窄方面的加速趋势的情况下，由于施加有电场的互连之间的漏电流，甚至半导体器件的上述常规构造可以导致TDDB(时间相关电介质击穿)故障。下面将说明原因。在具有如图11中所示连接的互连和通孔栓塞的构造中，形成在互连126上的金属扩散阻挡层110具有最大的介电常数，使得电场变得更可能集中到互连的上部。此外，对于形成在绝缘间隔层108中的互连形成凹槽具有如图11中所示的向上变宽的截面几何形状的情况来说，互连之间的距离在互连的上部处变得最短。在具有短于前面距离的距离的这种结构中，当施加电压时，电场将更可能集中到互连的上部，并将引起TDDB故障。还可以预测到绝缘层之间的界面易于作为铜扩散的路径，并且由此扩散的铜可以引起互连之间的漏电流，该漏电流流经硬掩模层106和金属扩散阻挡层110之间的界面，以及硬掩模106和低k层104之间的界面。
技术实现思路
根据本专利技术，提供有一种半导体器件，其包括绝缘间隔层；以及填充在形成在绝缘间隔层中的凹槽内的互连，该互连包括主要由铜构成的铜层，以及形成在铜层上的金属层，铜层具有比凹槽的深度小的厚度，金属层是具有比铜层的热膨胀系数小的热膨胀系数的金属层。在本专利技术中，形成在铜层上的金属层成功地抑制了铜层的伸展和收缩，并且还阻止了铜扩散。因为铜层具有比绝缘间隔层的厚度小的厚度，所以铜层的上表面和绝缘间隔层的上表面存在不同的高度水平，这样成功地阻止了在半导体器件工作期间铜通过绝缘间隔层的上表面从铜层表面扩散。与常规技术相比，这有助于降低漏电流。在本专利技术的半导体器件中，互连的厚度可以比凹槽的深度大。在本专利技术中，铜层的厚度比形成在绝缘间隔层中的凹槽的深度小，并且互连的厚度比该深度大，使得绝缘间隔层的上表面与金属层相交。绝缘间隔层的上表面不再与铜层相交，这样成功地降低了通过绝缘间隔层的上表面的互连之间的漏电流。在本专利技术的半导体器件中，绝缘间隔层可以进一步包括以此顺序层叠的低介电常数层和绝缘层，低介电常数层具有比硅氧化物层的介电常数小的介电常数，绝缘层具有比低介电常数层的机械强度大的机械强度；以及铜层的厚度可以比低介电常数层的厚度小。在本专利技术中，铜层的厚度比绝缘间隔层的低介电常数层的厚度小，使得具有机械强度的绝缘层和低介电常数层之间的边界与金属层相交。两种这些层的边界不再与铜层相交，这样成功地降低了通过具有机械强度的绝缘层和低介电常数层之间的界面的互连之间的漏电流。在本专利技术的半导体器件中，绝缘间隔层可以是具有比硅氧化物层的介电常数小的介电常数的单层。在本专利技术中，如果构造绝缘层为低介电常数层的单层，那么使其中形成互连的绝缘间隔层将不具有与互连相交的绝缘层的界面，并且这使得能够阻止通过界面铜扩散和起因于扩散的漏电流。在本专利技术的半导体器件中，金属层可以具有4.4×10-6/K至16×10-6/K的热膨胀系数。在本专利技术中，调整为4.4×10-6/K至16×10-6/K的热膨胀系数使得能够确保互连之间击穿电压的理想水平。在本专利技术的半导体器件中，金属层可以包括钨、钼、铼、钽、镍和钴中至少任一种。根据本专利技术，还提供有一种制造具有互连的半导体器件的方法，互连由主要由铜组成的铜层构成并形成在半导体衬底上，该方法包括在半导体衬底上形成允许在其中形成互连的绝缘间隔层； 在绝缘间隔层中形成凹槽；用铜层填充凹槽；从上表面除去铜层到预定深度；以及在凹槽内的铜层上淀积金属层，以由此形成所述互连，该金属层是具有比铜层的热膨胀系数小的热膨胀系数的金属层。在本专利技术中，金属层能阻止阻挡金属层在制造工艺期间由于铜层的伸展和收缩引起的裂缝，并由此能阻止铜离子通过裂缝漂移进入绝缘层。在本专利技术中，铜层的上表面和绝缘间隔层的上表面存在不同的高度水平，当在半导体器件工作下在互连之间施加电压时，这样成功地阻止Cu离子通过绝缘间隔层的上表面从Cu层的上表面扩散。这样由此能够降低互连之间的漏电流，并改善了TDDB特性。金属层具有比铜层的热膨胀系数小的热膨胀系数，使得金属层在制造工艺期间显示出铜层示出小的伸展性和收缩性。这样成功地阻止了由于铜层的伸张和收缩引起的阻挡金属层裂缝，并成功地阻止了铜离子通过裂缝漂移进入绝缘层。附图说明通过结合附图的下列描述，本专利技术的上述和其它目的、优点和特征将更加清楚，其中图1是示出了本专利技术的半导体器件的示例性结构的截面结构视图；图2是示出了热膨胀系数和击穿电压之间的关系的图；图3是示出在第一实施例的结构中互连之间的漏电流的图；图4A至4C是示出了制造本专利技术的半导体器件的方法的截面结构视图；图5A至5C是示出了制造本专利技术的半导体器件的方法的截面结构视图；图6是示出了第二实施例的半导体器件的结构的截面结构视图；图7是示出了在第二实施例的结构中互连之间的漏电流的图；图8是示出了第三实施例的半导体器件的结构的本文档来自技高网...
【技术保护点】
一种半导体器件，包括：绝缘间隔层；以及填充在形成在绝缘间隔层中的凹槽内的互连，该互连包括主要由铜构成的铜层，以及形成在所述铜层上的金属层，铜层具有比所述凹槽的深度小的厚度，金属层是具有比所述铜层的热膨胀系数小的热膨胀系数的金 属层。
【技术特征摘要】
JP 2004-2-27 2004-0536201.一种半导体器件，包括绝缘间隔层；以及填充在形成在绝缘间隔层中的凹槽内的互连，该互连包括主要由铜构成的铜层，以及形成在所述铜层上的金属层，铜层具有比所述凹槽的深度小的厚度，金属层是具有比所述铜层的热膨胀系数小的热膨胀系数的金属层。2.根据权利要求1的半导体器件，其中所述互连的厚度比所述凹槽的深度大。3.根据权利要求1或2的半导体器件，其中所述绝缘间隔层进一步包括以此顺序层叠的低介电常数层和绝缘层，低介电常数层具有比硅氧化物层的介电常数小的介电常数，绝缘层具有比所述低介电常数层的机械强度大的机械强度；所述铜层的厚度比所述低介电常数层的厚度小。4.根据权利...
【专利技术属性】
技术研发人员：黑川哲也，有田幸司，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。