半导体装置制造方法及图纸

本发明专利技术提供一种于其邻近区域具低介电常数材质的半导体装置。包括：一装置，包括一栅极，于该基底上；一导电插栓，邻近该栅极且与该装置产生电性连接；以及一低介电常数材质，设置于该栅极与该导电插栓之间，以降低其寄生电容。由此，可制作出高密度且不致降低操作速度的装置。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种半导体装置，特别是有关于一种于半导体基底的镶嵌式结构。
技术介绍
自从半导体装置在数十年前第一次问世以来，其组件尺寸即不断地向下微缩。目前的芯片制程设备可量产0.18微米，甚至0.15微米尺寸的装置，而下一世代的设备，将可很快地量产更微尺寸的装置。然而，由于组件尺寸的微缩，也使各种问题因应而生，例如，通道长度的缩短，虽一方面可达到降低通道电阻的效果，但另方面，则会产生短通道效应的问题。此外，由于组件尺寸的微缩，各种寄生组件产生的比例相对提高，例如，在一MOS晶体管中，源/汲极的接合电容会因此升高，影响操作速度。另一方面，栅极与用来连接晶体管的邻近导电插栓之间寄生电容的增加尚未被视为是问题，但根据本专利技术人的研究，此寄生电容的增加将会成为装置在极度缩小化过程中的一大瓶颈。此外，由于两邻近的连接插栓在位置上相当接近，彼此之间的寄生电容亦会增加。习知技术中已有述及降低源/汲极接合电容的方法，但尚未解决有关于栅极与导电插栓或相邻导电插栓之间寄生电容的问题，例如，美国专利第6,383,883号中所揭示利用双重布植以降低源/汲极接合电容的方法，或如美国专利第6,198本文档来自技高网...

【技术保护点】
一种半导体装置，包括：一基底；一装置，有一栅极于该基底上；一导电插栓，邻近该栅极且与该装置产生电性连接；以及一低介电常数材质，设置于该栅极与该导电插栓之间。

【技术特征摘要】
US 2003-8-14 10/640,3121.一种半导体装置，包括一基底；一装置，有一栅极于该基底上；一导电插栓，邻近该栅极且与该装置产生电性连接；以及一低介电常数材质，设置于该栅极与该导电插栓之间。2.根据权利要求1所述的半导体装置，其中该装置是包含一MOS晶体管。3.根据权利要求1所述的半导体装置，于该栅极与该基底之间，更包括设置有一等效厚度低于25埃的闸介电层。4.根据权利要求1所述的半导体装置，其中该基底包含有缺陷的半导体晶格。5.根据权利要求1所述的半导体装置，其中该基底包含硅。6.根据权利要求1所述的半导体装置，其中该基底包含硅与锗。7.根据权利要求1所述的半导体装置，其中该栅极的高度低于3000埃。8.根据权利要求1所述的半导体装置，其中该栅极的宽度低于1000埃。9.根据权利要求1所述的半导体装置，其中该低介电常数材质的介电常数低于3.3。10.根据权利要求1所述的半导体装置，其中该低介电常数材质的介电常数低于2.8。11.根据权利要求1所述的半导体装置，其中该低介电常数的材质是包括氟硅玻璃(FSG)、黑钻石、有机旋涂式物质、旋涂式玻璃(SOG)、无机CVD物质或其组合。12.根据权利要求1所述的半导体装置，其中该低介电常数的材质是包括含碳的物质。13.根据权利要求1所述的半导体装置，其中该低介电常数的材质是包括含碳或氧的物质。14.根据权利要求1所述的半导体装置，其中该栅极与该导电插栓的间距低于2000埃。15.根据权利要求1所述的半导体装置，于该基底与该低介电常数材质之间，更包括设置有一缓冲层。16.根据权利要求15所述的半导体装置，其中该缓冲层是一含硅或氮的薄膜。17.根据权利要求15所述的半导体装置，其中该缓冲层的功能是一蚀刻终止层，其包含氮氧化硅、氮化硅或富含硅的氧化物的材质。18.根据权利要求15所述的半导体装置，其中该缓冲层的功能是一扩散阻障层，其包含碳氧化硅、碳氮化硅、碳化硅或富含硅的氧化物的...

【专利技术属性】
技术研发人员：胡正明，邓端理，曾鸿辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]