栅极结构及包含此结构的金氧半晶体管结构及其制造方法技术

本发明专利技术为一种栅极结构，包括：一基底，于该基底上形成有一栅介电层，于该栅介电层上形成有一第一栅导电层，该第一栅导电层中的晶粒排列为一无规则排列，于该第一栅导电层上形成有一第二栅导电层，该第二栅导电层中的晶粒排列为一柱状排列。本发明专利技术的范围更包括含有前述栅极结构的金氧半晶体管结构及其制造方法。

【技术实现步骤摘要】

本专利技术涉及一种栅极结构，特别是有关于一种在栅介电层上形成有双层导电层的。
技术介绍
半导体集成电路(IC)的制作是极其复杂的过程，目的在于将特定电路所需的各种电子组件和线路，制作在一小面积芯片上。随着集成电路集积度的增加，组件尺寸得以由亚微米(submicron)、半微米(half-micro)提升至深亚微米的境界，意味着同一芯片内可容纳更多的电子组件，即单一芯片内可拥有更多更强的电路功能。于此各种单元制程技术便不断地被开发与改良，以期通过半导体制程的改善，使线宽得以持续且顺利地往下推进。蚀刻技术在集成电路制程上扮演着相当重要的角色，其关系着电路布局图案能否被忠实地呈现于半导体基底上。目前有关蚀刻制程的发展，多集中在栅极的复晶硅化物和其下栅介电层的蚀刻技术上，即如何有效、精准地控制蚀刻终点(etch end point)使其停止于栅介电层上。蚀刻终点的准确与否影响了此晶体管组件的速度、电流、临界电压与是否仍可用来诱发通道上的电荷等特性，诸般特性对于判断此半导体是否为优或劣的组件影响甚巨。随着组件设计准则的缩小，栅介电层必须相对地变薄，例如当栅极线宽缩小至65nm以下时，栅介电层的厚度会要求低于12埃，如此薄的栅介电层，抵挡蚀刻的能力势必跟着下降，尔后在蚀刻过程中很容易被吃穿，同时亦会使该层下的源极/漏极很快的被蚀刻掉。再者，复晶硅的晶粒(grain)内及晶粒边界(grain boundary)的蚀刻速率并不相同，即蚀刻终点不会同时停止于栅介电层上。基于上述理由，在栅介电层愈来愈薄的趋势下，若要使蚀刻步骤成功地停止在相当薄的栅介电层上，以维持栅介电层的完整性，是相当不容易的。此外，对PMOS晶体管而言，在形成栅极之后，即布植硼掺杂于复晶硅层两侧的硅基底中，以形成源极/漏极。布植后的硼主要分布在栅极上半部，当进行高温活化程序时，硼会分别沿着复晶硅的晶粒内及晶粒边界扩散，然而，晶粒边界的扩散速度远大于晶粒内，使硼会先到达晶粒边界和在栅介电层的交界处累积，待晶粒内都已活化，即完成回火程序后，此区域已累积相当多硼的量，而容易发生硼穿透(boron penetration)。若栅介电层过薄，在晶粒内的硼尚未完全活化时，晶粒边界和栅介电层交界处的硼就会先开始有穿透的现象。当发生硼穿透栅介电层时，此现象会影响栅介电层的品质，并降低组件的可靠度和寿命。解决硼穿透栅介电层的传统方法主要有两种，一种是降低硼在复晶硅中的扩散速度，另一种是加强栅介电层对硼穿透的抵挡性。目前业界多以后者的方式来解决硼穿透栅介电层的问题，即使用经氮化的栅介电层以抵挡硼的穿透。但经氮化处理之后的栅介电层，其与复晶硅层之间的蚀刻选择性会因此而大大的降低，导致后续进行蚀刻程序时，对蚀刻终点的掌控难以确实，使栅介电层中发生过蚀刻(over etch)的现象，而产生许多不期望的凹洞，严重造成硅基底间的接合漏电(junction leakage)，影响组件工作性质。美国专利6,277,716号揭露了改善的方法。请参阅图1a，栅介电层14、终点侦测层(end point detect layer)16、栅极堆栈层(gate stack layer)20与图案化的光阻层30依序形成于基底10上，其中终点侦测层16由植入有氮原子的复晶硅所组成，栅极堆栈层20由单层或复层的复晶硅，其上并覆盖有硅化金属层的堆栈结构所组成。在形成栅极的过程中，是利用不同的蚀刻选择比进行3次蚀刻程序。如图1b所示，已图案化的光阻层30将栅极图案依序转移至栅极堆栈层20与终点侦测层16，得到一栅极结构。此方法的缺点在于制程中多达3次的蚀刻程序，且各次蚀刻均须调配不同蚀刻选择比的反应条件来进行，姑且不论其结果是否能有效控制蚀刻终点于栅介电层上，就该制程所耗费的时间、成本，已相当不利于产业上应用和产品的量产。再者，栅介电层上沉积富含氮的复晶硅，因其结构属柱状形的规则排列，在蚀刻过程中，其晶粒内及晶粒边界的蚀刻速率会有所不同，即到达栅介电层边界的时间点会有落差，因此，虽提高其蚀刻选择性，但仍难以确保在栅介电层中不会产生凹洞。且若在栅介电层厚度变得很薄的情形下进行上述专利技术，虽第三次蚀刻的蚀刻选择比达130∶1-160∶1(终点侦测层/栅氧化层)，但因栅介电层已历经连同第二次蚀刻共两次蚀刻程序，极有可能因栅介电层结构已造成部分损伤(damage)或蚀刻终点控制不易而发生栅介电层被吃穿的现象。
技术实现思路
有鉴于此，本专利技术的目的是揭露一种于栅介电层上形成有双层栅导电层的，期能改善目前蚀刻制程中，蚀刻终点不易控制的问题，以避免在栅介电层中出现不期望的凹洞，并改进金属硅化物的沉积态样，使降低且一致化栅导电层本身的阻值。为了达成上述目的，本专利技术提供一种栅极结构，其特征是包括一基底；一栅介电层，形成于该基底上；一第一栅导电层，形成于该栅介电层上，且该第一栅导电层中的晶粒排列为一无规则排列；以及一第二栅导电层，形成于该第一栅导电层上，且该第二栅导电层中的晶粒排列为一柱状排列。所述的栅极结构，其特征是该基底是一硅基底。所述的栅极结构，其特征是该栅介电层是由氮化硅、氧化硅或氮氧化硅所构成。所述的栅极结构，其特征是该栅介电层的厚度大体介于10-20埃。所述的栅极结构，其特征是该第一栅导电层与该第二栅导电层是由复晶硅所构成。所述的栅极结构，其特征是该第一栅导电层的厚度大体介于300-1000埃。所述的栅极结构，其特征是该第二栅导电层的厚度大体介于500-1000埃。所述的栅极结构，其特征是更包括一硅化金属层，形成于该第二栅导电层上。所述的栅极结构，其特征是该硅化金属层是由硅化钛、硅化钴、硅化镍或硅化钨所构成。本专利技术提供的一种栅极结构包括一基底，于该基底上形成有一栅介电层，于该栅介电层上形成有一第一栅导电层，该第一栅导电层中的晶粒排列为一无规则(random)排列，续于该第一栅导电层上形成有一第二栅导电层，该第二栅导电层中的晶粒排列为一柱状(column)排列。本专利技术更提供一种包含上述栅极结构的金氧半晶体管结构，其特征是包括一基底；一栅介电层，形成于该基底上；一栅极，包括一第一栅导电层，形成于该栅介电层上，该第一栅导电层中的晶粒排列为一无规则排列；一第二栅导电层，形成于该第一栅导电层上，该第二栅导电层中的晶粒排列为一柱状排列；以及一源极与一漏极，形成于该栅极两侧的该基底中。所述的金氧半晶体管结构，其特征是该金氧半晶体管是包括NMOS晶体管。所述的金氧半晶体管结构，其特征是该金氧半晶体管是包括PMOS晶体管。所述的金氧半晶体管结构，其特征是该基底是为一硅基底。所述的金氧半晶体管结构，其特征是该栅介电层是由氮化硅、氧化硅或氮氧化硅所构成。所述的金氧半晶体管结构，其特征是该栅介电层的厚度大体介于10-20埃。所述的金氧半晶体管结构，其特征是该第一栅导电层与该第二栅导电层是由复晶硅所构成。所述的金氧半晶体管结构，其特征是该第一栅导电层的厚度大体介于300-1000埃。所述的金氧半晶体管结构，其特征是该第二栅导电层的厚度大体介于500-1000埃。所述的金氧半晶体管结构，其特征是更包括于该第二栅导电层上，形成有一硅化金属层。所述的金氧半晶体管结构，其特征是该硅化金属层是由硅化钛、硅化钴、硅化镍或硅化钨所构成。本专利技术本文档来自技高网...

【技术保护点】
一种栅极结构，其特征是包括：一基底；一栅介电层，形成于该基底上；一第一栅导电层，形成于该栅介电层上，且该第一栅导电层中的晶粒排列为一无规则排列；以及一第二栅导电层，形成于该第一栅导电层上，且该第二栅导电层中的 晶粒排列为一柱状排列。

【技术特征摘要】
CN 2003-8-8 03153193.81.一种栅极结构，其特征是包括一基底；一栅介电层，形成于该基底上；一第一栅导电层，形成于该栅介电层上，且该第一栅导电层中的晶粒排列为一无规则排列；以及一第二栅导电层，形成于该第一栅导电层上，且该第二栅导电层中的晶粒排列为一柱状排列。2.根据权利要求1所述的栅极结构，其特征是该基底是一硅基底。3.根据权利要求1所述的栅极结构，其特征是该栅介电层是由氮化硅、氧化硅或氮氧化硅所构成。4.根据权利要求1所述的栅极结构，其特征是该栅介电层的厚度介于10-20埃。5.根据权利要求1所述的栅极结构，其特征是该第一栅导电层与该第二栅导电层是由复晶硅所构成。6.根据权利要求1所述的栅极结构，其特征是该第一栅导电层的厚度介于300-1000埃。7.根据权利要求1所述的栅极结构，其特征是该第二栅导电层的厚度介于500-1000埃。8.根据权利要求1所述的栅极结构，其特征是更包括一硅化金属层，形成于该第二栅导电层上。9.根据权利要求8所述的栅极结构，其特征是该硅化金属层是由硅化钛、硅化钴、硅化镍或硅化钨所构成。10.一种金氧半晶体管结构，其特征是包括一基底；一栅介电层，形成于该基底上；一栅极，包括一第一栅导电层，形成于该栅介电层上，该第一栅导电层中的晶粒排列为一无规则排列；一第二栅导电层，形成于该第一栅导电层上，该第二栅导电层中的晶粒排列为一柱状排列；以及一源极与一漏极，形成于该栅极两侧的该基底中。11.根据权利要求10所述的金氧半晶体管结构，其特征是该金氧半晶体管是包括NMOS晶体管。12.根据权利要求10所述的金氧半晶体管结构，其特征是该金氧半晶体管是包括PMOS晶体管。13.根据权利要求10所述的金氧半晶体管结构，其特征是该基底是一硅基底。14.根据权利要求10所述的金氧半晶体管结构，其特征是该栅介电层是由氮化硅、氧化硅或氮氧化硅所构成。15.根据权利要求10所述的金氧半晶体管结构，其特征是该栅介电层的厚度介于10-20埃。16.根据权利要求10所述的金氧半晶体管结构，其特征是该第一栅导电层与该第二栅导电层是由复晶硅所构成。17.根据权利要求10所述的金氧半晶体管结构，其特征是该第一栅导电层的厚度介于300-1000埃。18.根据权利要求10所述的金氧半晶体管结构，其特征是该第二栅导电层的厚度介于500-1000埃。19.根据权利要求10所述的金氧半晶体管结构，其特征是更包括于该第二栅导电层上，形成有一硅化金属层。20.根据权...

【专利技术属性】
技术研发人员：陈佳麟，黄明杰，陈建豪，李资良，陈世昌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]