【技术实现步骤摘要】
本专利技术是关于半导体制程,特别有关于一种钨-铜内联机结构以及其制造方法。
技术介绍
在芯片制造中,金属联机制程(Metallization)一般指在介电层上形成图案化金属层,作为导线与插塞以形成集成电路中的内联机结构。而随着组件电路的高度积集化,内联机结构中的阻值(resistance)与寄生电容(parasitic capacitance)也随之增加,因此延缓了信号的传送。目前,应用所谓的镶嵌(damascene)或双镶嵌(dual-damascene)制程来形成铜内联机,以取代现有常用的铝联机,以降低内联机结构中的导线阻值。简要来说,镶嵌式的金属联机制程,通常在半导体芯片表面上预先蚀刻好的介层洞(via)或沟槽(trench)中,以沉积的方式,将导电材料,例如铜金属或其合金填入该些凹槽中以形成内联机结构。而多重金属内联机结构的发展,也需在两两金属层间形成大量的介层洞以填充金属插塞而构成电路连结。用来将芯片上的半导体组件与第一金属层连结者,一般则称为接触插塞(contact plugs)。最常用来作为接触插塞材料的为金属钨(W)。金属钨作为接触插塞的优点在 ...
【技术保护点】
一种金属联机结构,其特征在于,包含:一半导体基底,其上具有一导电区;一绝缘层覆盖于该半导体基底表面,其上具有一开口以露出该导电区;一导电插塞,填满该开口以与该导电区形成电性连结;一含硅-碳薄膜,覆盖于该绝缘层 与该导电插塞上;一低介电常数介电层,覆盖于该含硅-碳薄膜上;一沟槽,位于该低介电常数介电层于该含硅-碳薄膜中;以及一铜金属或铜合金层,填满该沟槽,以与该导电插塞成电性连结。
【技术特征摘要】
US 2003-9-22 10/665,3091.一种金属联机结构,其特征在于,包含一半导体基底,其上具有一导电区;一绝缘层覆盖于该半导体基底表面,其上具有一开口以露出该导电区;一导电插塞,填满该开口以与该导电区形成电性连结;一含硅-碳薄膜,覆盖于该绝缘层与该导电插塞上;一低介电常数介电层,覆盖于该含硅-碳薄膜上;一沟槽,位于该低介电常数介电层于该含硅-碳薄膜中;以及一铜金属或铜合金层,填满该沟槽,以与该导电插塞成电性连结。2.根据权利要求1所述的金属联机结构,其特征在于,该导电插塞包含钨金属。3.根据权利要求1所述的金属联机结构,其特征在于,该导电区包含自对准金属硅化物。4.根据权利要求3所述的金属联机结构,其特征在于,该自对准金属硅化物为一自对准硅化镍层。5.根据权利要求1所述的金属联机结构,其特征在于,该半...
【专利技术属性】
技术研发人员:余振华,施足,刘重希,郑双铭,曾鸿辉,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。