The invention provides a semiconductor packaging structure and a manufacturing method thereof. The semiconductor package structure includes a rewiring structure, a package structure and a second package layer. The rewiring structure has first and second surfaces opposite each other. The package structure is located on the first surface. The package structure includes a tube core, a first package layer, a rewiring layer and a plurality of second conductive terminals. The tube core has a plurality of first conductive terminals on the tube core. The first encapsulation layer covers the core. The first encapsulation layer exposes at least a portion of the first conductive terminal. The rewiring layer is located on the first encapsulation layer. The rewiring layer is electrically connected to the exposed first conductive terminal. A plurality of second conductive terminals are electrically connected between the rewiring layer and the rewiring structure. The second encapsulation layer covers the encapsulation structure. The second package layer exposes at least a part of the second conductive terminal.
【技术实现步骤摘要】
半导体封装结构及其制造方法
本专利技术涉及一种半导体封装结构,尤其涉及一种扇出(fan-out)型半导体封装结构及其制造方法。
技术介绍
近年来半导体封装技术不断进展,以发展出体积更小、重量更轻、积集度(integrationlevel)更高且制造成本更低的产品。举例而言,目前已发展出晶片级扇入(fan-in)封装。扇入封装具有在连接于对应的管芯的区域内的输入/输出(input/output)端子。然而,由于输入/输出端子被限制在管芯的表面,此种封装类型被限制在仅需至多200至300的连接数目的低阶组件。
技术实现思路
本专利技术提供一种半导体封装结构及其制造方法,可相容于更高的输入/输出连接数目,且能够有效地降低制造成本。本专利技术的半导体封装结构包括重布线结构、至少一封装结构以及第二封装层。重布线结构具有第一表面以及相对于第一表面的第二表面。至少一封装结构位于重布线结构的第一表面上。至少一封装结构包括至少一管芯、第一封装层、重布线层以及多个第二导电端子。至少一管芯具有位于至少一管芯上的多个第一导电端子。第一封装层包覆至少一管芯。第一封装层暴露出至少一部分的多个第一导电端子。重布线层位于第一封装层上。重布线层电性连接至被第一封装层暴露出的第一导电端子。多个第二导电端子电性连接于重布线层与重布线结构之间。第二封装层包覆至少一封装结构。第二封装层暴露出至少一部分的多个第二导电端子。在本专利技术的一实施例中,重布线结构包括至少一介电层以及嵌入于至少一介电层中的多个导电单元。多个导电单元 ...
【技术保护点】
1.一种半导体封装结构,其特征在于,包括:/n重布线结构,具有第一表面以及相对于所述第一表面的第二表面;/n至少一封装结构,位于所述重布线结构的所述第一表面上,其中所述至少一封装结构包括:/n至少一管芯,具有位于所述至少一管芯的有源面上的多个垫、钝化图案以及多个第一导电端子,其中所述钝化图案覆盖所述多个垫且暴露出各个所述多个垫的至少一部分,所述多个第一导电端子位于所述多个垫上且嵌入所述钝化图案以电性连接所述多个垫;/n第一封装层,包覆所述至少一管芯,其中所述第一封装层暴露出至少一部分的所述多个第一导电端子,且所述第一封装层的顶面至所述有源面的距离大于所述多个第一导电端子的顶面至所述有源面的距离;/n重布线层,位于所述第一封装层上,其中所述重布线层嵌入所述第一封装层以电性连接至被所述第一封装层暴露出的所述多个第一导电端子;以及/n多个第二导电端子,电性连接于所述重布线层与所述重布线结构之间;以及/n第二封装层,包覆所述至少一封装结构,其中所述第二封装层暴露出至少一部分的所述多个第二导电端子,且所述第二封装层直接接触所述至少一管芯的背面,所述背面相对于所述有源面。/n
【技术特征摘要】
20160909 US 62/385,259;20170519 US 15/599,4811.一种半导体封装结构,其特征在于,包括:
重布线结构,具有第一表面以及相对于所述第一表面的第二表面;
至少一封装结构,位于所述重布线结构的所述第一表面上,其中所述至少一封装结构包括:
至少一管芯,具有位于所述至少一管芯的有源面上的多个垫、钝化图案以及多个第一导电端子,其中所述钝化图案覆盖所述多个垫且暴露出各个所述多个垫的至少一部分,所述多个第一导电端子位于所述多个垫上且嵌入所述钝化图案以电性连接所述多个垫;
第一封装层,包覆所述至少一管芯,其中所述第一封装层暴露出至少一部分的所述多个第一导电端子,且所述第一封装层的顶面至所述有源面的距离大于所述多个第一导电端子的顶面至所述有源面的距离;
重布线层,位于所述第一封装层上,其中所述重布线层嵌入所述第一封装层以电性连接至被所述第一封装层暴露出的所述多个第一导电端子;以及
多个第二导电端子,电性连接于所述重布线层与所述重布线结构之间;以及
第二封装层,包覆所述至少一封装结构,其中所述第二封装层暴露出至少一部分的所述多个第二导电端子,且所述第二封装层直接接触所述至少一管芯的背面,所述背面相对于所述有源面。
2.根据权利要求1所述的半导体封装结构,其特征在于,还包括位于所述重布线结构的所述第二表面上的多个焊球。
3.根据权利要求2所述的半导体封装结构,其特征在于,两相邻的第一导电端子之间的第一间距小于两相邻的第二导电端子之间的第二间距,且所述第二间距小于两相邻的焊球之间的第三间距。
4.根据权利要求1所述的半导体封装结构,其特征在于,所述多个第二导电端子中的每一个包括导电柱、导电凸块或其组合。
5.根据权利要求1所述的半导体封装结构,其特征在于,还包括至少一无源组件和/或至少一附加封装结构,设置于所述重布线结构的所述第一表面上。
6.根据权利要求1所述的半导体封装结构,其特征在于,还包括至少一无源组件,...
【专利技术属性】
技术研发人员:徐宏欣,林南君,张简上煜,
申请(专利权)人:力成科技股份有限公司,
类型:发明
国别省市:中国台湾;TW
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。