半导体测试系统与方法技术方案

本发明专利技术提供一种半导体测试系统与方法，该系统包括：一晶片载台，用以支撑一具有数个发光元件的晶片；一探针卡，用以测试该晶片上的每一测试区；以及一光检测器，与探针卡整合以收集来自晶片的发光元件的光线。本发明专利技术可降低封装成本与增加制造效率。

【技术实现步骤摘要】

本专利技术涉及集成电路测试系统，尤其涉及一种发光元件(light emitting device ；LED)晶片测试系统。
技术介绍
半导体元件的制造包括前段制造与后段制造等各种阶段。前段制造包括沉积、 光刻与蚀刻/图案化、晶片接受度测试(wafer-acc印tance test)、芯片针测(chip probe test)。后段制造在前段制造之后，可包括其他额外的工艺例如晶片切割、芯片接合(chip bonding)、芯片封装、以及最终测试。在前段制造中，芯片针测通常是在芯片层级(chip level)下进行电性的测试。对于具有多数个发光元件(LED)的晶片而言，其通常是以三维(3D)封装的方式接合到其他的基板。发光元件的光学测试只能在后段制造的3D封装与切割之后进行。然而，当发光元件未通过光学测试时，该发光元件就会与3D封装的其他元件一起被弃置，因而增加了制造成本(因为3D封装中的其他元件也一起被丢弃)。为解决上述问题，需要一种可以在芯片层级同时有效测试发光元件的光学性能与电性的装置与方法。
技术实现思路
为了解决现有技术的问题，本专利技术一实施例提供一种半导体测试系统，包括一晶片载台，用以支撑一具有数个发光元件的晶片；一探针卡，用以测试该晶片上的每一测试区；以及一光检测器，与该探针卡整合以收集来自该晶片的发光元件的光线。本专利技术的另一实施例提供一种半导体测试方法，包括提供一半导体测试系统，包括一晶片载台，用以支撑一具有数个发光元件的晶片；一探针卡，用以测试该晶片上的每一测试区；以及一光检测器，与该探针卡整合以收集来自该晶片的发光元件的光线；提供一具有数个发光元件的晶片至该晶片载台；以及，以该光检测器测试该晶片上一测试区的裸片，以测试该裸片的光学性能与电性。本专利技术又一实施例提供一种半导体测试系统，包括一晶片载台，用以支撑一具有数个发光元件的晶片；一探针卡，用以测试该晶片上的每一测试区；一光检测器，与该探针卡整合且用以沿着该探针卡上的一轨道移动；以及一屏蔽结构，沿着该晶片载台设置以在测试期间阻挡环境光线进入该光检测器。本专利技术可降低封装成本与增加制造效率。为让本专利技术的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附附图，作详细说明如下附图说明图1为一半导体测试系统的示意图。图2为图1的半导体测试系统的部分俯视图。图3为图1的半导体测试系统的探针卡的示意图。图4为图1的半导体测试系统的控制模块的示意图。图5为使用图1的半导体测试系统对LED晶片进行测试的方法流程图。图6为一 LED晶片的示意图，其可借由图1的半导体测试系统进行测试。图7为图1的半导体测试系统的配置。图8为一实施例中被测试的发光元件的剖面图。图9为一制造系统的示意图，其中图1的半导体测试系统可与其整合。其中，附图标记说明如下100 半导体测试系统102 晶片载台104 半导体基106 探针卡108 测试头109 控制模块110 屏蔽结构112 光检测器114 轨道122 探针次模块124 检测器次模块126 晶片载台次模块1 光学次模块130 方法132-148 步骤161-176 测试区181-196 裸片197 切割线区198 裸片A 为来自裸片198的光线对光检测器112的角度d 裸片198与光检测器112的距离200 发光元件210 基板212 缓冲层213 η型掺杂批覆层214 多量子阱2215 ρ型掺杂批覆层216 InGaN/GaN 层217 透明电极218 ρ 电极219 η 电极220 -、虚拟晶片厂222 -、制造系统224 -、工程师226 -、封装设备228 --IC测试与测量的计量230 -、工艺设备232 --LED晶片测试系统234 -、另一虚拟晶片厂236 -、通讯网络具体实施例方式本专利技术接下来将会提供许多不同的实施例以实施本专利技术中不同的特征。各特定实施例中的组成及配置将会在以下作描述以简化本专利技术。这些为实施例并非用于限定本专利技术。此外，一第一元件形成于一第二元件“上方”、“之上”、“下方”或“之下”可包含实施例中的该第一元件与第二元件直接接触，或也可包含该第一元件与第二元件之间还有其他额外元件使该第一元件与第二元件无直接接触。在各实施例中可能会使用重复的附图标记， 但该重复只是为了简化描述，不代表各实施例之间必然具有特别关联。图1为一半导体测试系统100的示意图。半导体测试系统100用来测试发光元件的电性参数与光学参数。半导体测试系统100特别是可用来测试发光元件的发光强度、相对色温(correlated color temperature)、正向电压(forward voltage)、发光稳定性、发光光谱、或前述的组合等光学参数。此处所称的发光元件包含发光二极管(light emitting diodes)，但不以此为限。半导体测试系统100包括一晶片载台(wafer stage) 102，用来支撑一半导体基板 104并将其转动。在一实施例中，半导体基板104为具有数个发光元件的半导体晶片。半导体测试系统100包括一探针卡(probe test card) 106，其可对晶片载台102 作相对移动。探针卡106包含数个探针单元，在测试的时候与半导体晶片接触以作各种测试，例如晶片接受度测试及/或芯片针测。探针卡106装设在一测试头(test head) 108上， 且电性连接至一控制模块(control module) 109，其细节将于稍后描述。半导体测试系统100包括一屏蔽结构(shield structure) 110，用来阻挡环境光线于测试过程中进入探针卡106与晶片载台102。屏蔽结构110围绕晶片载台102以有效阻挡环境光线以避免干扰测试。在一实施例中，屏蔽结构110包含一可吸收环境光线的不透明材料。在另一实施例中，屏蔽结构110具有可吸收环境光线的表面结构及/或反射环境光线使其远离半导体测试系统10的表面结构。半导体测试系统100包括一光检测器112，其整合在探针卡106上且可有效地于测试过程中收集来自半导体晶片的发光元件的光线。图2为图1的半导体测试系统100的部分俯视图。图3为探针卡的示意图，其为图1的半导体测试系统100的一部分。以下配合图2与图3进一步说明半导体测试系统100。在一实施例中，光检测器112整合在探针卡 106上并固定在探针卡106的中央，以使光检测器112可以有效地测试位于半导体晶片104 测试区上的每一裸片。5在另一实施例中，光检测器112是以可与探针卡106作相对移动的方式配置，使得光检测器112可在测试过程中靠近半导体晶片上的裸片。在一实施例中，半导体测试系统 100还包括形成在探针卡106上的轨道(track) 114，如图3所示。轨道114的图案使得光检测器112可以在预定距离内靠近一区域上任何的裸片。在一范例中，轨道114具有如图3所示的“S”型或其类似图案。半导体测试系统100还包括可控制光检测器112沿着轨道114 移动的机制。在一范例中，该机制可使光检测器112沿着轨道114以步进方式(step-wise mode)移动。在另一实施例中，半导体测试系统100包括数个固定于探针卡106上的光检测器 112，其以阵本文档来自技高网...

【技术保护点】
１．一种半导体测试系统，包括：一晶片载台，用以支撑一具有数个发光元件的晶片；一探针卡，用以测试该晶片上的每一测试区；以及一光检测器，与该探针卡整合以收集来自该晶片的发光元件的光线。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄信杰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71