封装元件及其制作方法技术

本发明专利技术提供一种封装元件及其制作方法。封装元件包括基板、多个导电柱、重布线层、至少一桥接芯片、至少两主动芯片、封装体以及底部填充层。导电柱并排设置于基板上，重布线层设置于导电柱上，且桥接芯片设置于基板与重布线层之间。主动芯片设置于重布线层上，桥接芯片耦接于主动芯片之间，且封装体设置于重布线层上，并围绕主动芯片。底部填充层设置于两相邻导电柱之间以及导电柱中的一个与桥接芯片之间。间。间。

【技术实现步骤摘要】
封装元件及其制作方法


[0001]本专利技术有关于一种封装元件及其制作方法，特别是一种利用桥接芯片耦接主动芯片的封装元件及其制作方法。

技术介绍

[0002]近年来，为了整合各种功能，以满足使用需求，已发展出将多个主动芯片密封在同一个封装元件中。然而，随着主动芯片的功能越多或运算能力愈高，耦接主动芯片之间的互连(interconnection)结构的需求也越高。有鉴于此，如何提升主动芯片之间的互连效率并降低封装元件的制作成本以及工艺复杂度实为业界的一大课题。

技术实现思路

[0003]本专利技术的一实施例提供一种封装元件，其包括基板、多个第一导电柱、重布线层、至少一桥接芯片、至少两主动芯片、封装体以及第一底部填充层。第一导电柱并排设置于基板上，重布线层设置于第一导电柱上，且桥接芯片设置于基板与重布线层之间。主动芯片设置于重布线层上，桥接芯片耦接于主动芯片之间，且封装体设置于重布线层上，并围绕主动芯片。第一底部填充层设置于第一导电柱中的相邻两个之间以及第一导电柱中的一个与桥接芯片之间。
[0004]本专利技术的另一实施例提供一种封装元件的制作方法。首先，于第一载板上形成重布线层。然后，于重布线层上设置至少两主动芯片，并于重布线层上形成封装体，其中封装体围绕主动芯片。接着，将重布线层、主动芯片以及封装体转移到第二载板上，以露出重布线层相对于主动芯片的表面。随后，于重布线层相对于主动芯片的表面上形成多个第一导电柱。于重布线层上设置至少一桥接芯片。然后，移除该第二载板，并将第一导电柱接合于一基板。r/>附图说明
[0005]图1至图7为本专利技术一实施例的封装元件的制作方法流程示意图。
[0006]图8为本专利技术另一实施例的封装元件的剖面示意图。
[0007]附图标号：
[0008]1,2:封装元件
[0009]12,42:载板
[0010]14,44:离型层
[0011]16:重布线层
[0012]16s:表面
[0013]18,20,22:介电层
[0014]18a,20a,22a:穿孔
[0015]24,26,28:导电层
[0016]24a,26a:走线
[0017]28a:区块
[0018]30,34,52:导电凸块
[0019]32,32a,32b:主动芯片
[0020]32m,50m:主体部
[0021]32n,50n:绝缘层
[0022]32p:输入/输出焊垫
[0023]32s:背面
[0024]36,54,62:底部填充层
[0025]38:封装体
[0026]40,56:半成品结构
[0027]42s:上表面
[0028]46,48:导电柱
[0029]46a:柱状部
[0030]46b:接合部
[0031]50:桥接芯片
[0032]50p:焊垫
[0033]58:封装结构
[0034]60:基板
[0035]64:加固件
[0036]66:焊球
[0037]68:金属盖
[0038]70:散热膏
[0039]CG:芯片群组
[0040]H1,H2:高度
[0041]ND:法线方向
具体实施方式
[0042]下文结合具体实施例和附图对本申请的内容进行详细描述，且为了使本申请的内容更加清楚和易懂，下文各附图为可能为简化的示意图，且其中的元件可能并非按比例绘制。并且，附图中的各元件的数量与尺寸仅为示意，并非用于限制本申请的范围。
[0043]以下实施例中所提到的方向用语，例如：上、下、左、右、前或后等，仅是参考附加图式的方向。因此，使用的方向用语是用来说明并非用来限制本专利技术。必需了解的是，为特别描述或图示之元件可以此技术人士所熟知之各种形式存在。
[0044]当元件或膜层被称为在另一元件或另一膜层上或之上时，应被了解为所述的元件或膜层是直接位于另一元件或另一膜层上，也可以是两者之间存在有其他的元件或膜层(非直接)。但相反地，当元件或膜层被称为“直接”在另一个元件或膜层“上”时，则应被了解两者之间不存在有插入的元件或膜层。
[0045]于文中提及一元件“电性连接”或“耦接”另一元件时，可包括“元件与另一元件之
间可更存在其它元件而将两者电性连接”的情况，或是包括“元件与另一元件之间未存有其它元件而直接电性连接”的情况。若于文中提及一元件“直接电性连接”或“直接耦接”另一元件时，则指“元件与另一元件之间未存有其它元件而直接电性连接”的情况。
[0046]请参考图1至图7。图1至图7为本专利技术一实施例的封装元件的制作方法流程示意图，图7为本专利技术一实施例的封装元件的剖面示意图。图1至图7所显示的结构可分别为在制作封装元件的不同过程中的部分结构，且可省略部分膜层或元件，但不限于此。如图1所示，首先提供载板12，其中载板12上可具有离型层14。然后，于离型层14上形成重布线层16。载板12可用以承载形成于其上的膜层或元件，载板12可例如包括玻璃、晶圆基板、金属或其他合适的支撑材料，但不限于此。离型层14可用以在完成后续步骤之后将载板12与其上所形成的元件(例如，图3所示的封装结构40)分离。离型层14的解离方式可例如包括光解离或其他合适的方式。离型层14可例如包括聚乙烯(polyethylene,PE)、聚对苯二甲酸乙二酯(polyethylene terephthalate,PET)、环氧树脂(epoxy)、定向拉伸聚丙烯(Oriented polypropylene,OPP)或其他合适的材料，但不限于此。
[0047]重布线层16可包括至少一层介电层以及至少一层导电层。在图1的实施例中，重布线层16以包括三层介电层18、20、22以及三层导电层24、26、28为例，但不以此为限。介电层18、导电层24、介电层20、导电层26、介电层22以及导电层28可依序形成于离型层14上。介电层18可具有多个穿孔18a，且导电层24可设置于介电层18上，并包括多条走线24a，延伸到穿孔18a中。介电层20可设置于导电层24上，并具有多个穿孔20a，暴露出对应的走线24a。导电层26可设置于介电层20上，并包括多条走线26a，延伸到穿孔20a中，以与对应的走线24a耦接。介电层22可设置于导电层26上，并具有多个穿孔22a，且导电层28可包括多个区块28a，设置于对应的穿孔22a中。在一些实施例中，导电层的层数以及介电层的层数可依据实际需求作调整。
[0048]需说明的是，由于重布线层16可在离型层14(或载板12)上尚未形成其他元件之前形成在离型层14(或载板12)的平坦表面上，因此可降低制作重布线层16的复杂度，从而可缩小重布线层16中同一层导电层的走线间距(例如，细节距(fine pitch))。举例来说，重布线层16的走线间距可例如为2微米(μm)到10微米。
[0049]如本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装元件，其特征在于，包括：一基板；多个第一导电柱，并排设置于所述基板上；一重布线层，设置于所述多个第一导电柱上；至少一桥接芯片，设置于所述基板与所述重布线层之间；至少两主动芯片，设置于所述重布线层上，且所述至少一桥接芯片耦接于所述至少两主动芯片之间；一封装体，设置于所述重布线层上，并围绕所述至少两主动芯片；以及一第一底部填充层，设置于所述多个第一导电柱中的相邻两个之间以及所述多个第一导电柱中的一个与所述至少一桥接芯片之间。2.根据权利要求1所述的封装元件，其特征在于，所述第一底部填充层设置于所述基板与所述至少一桥接芯片之间。3.根据权利要求1所述的封装元件，其特征在于，还包括一第二底部填充层，设置于所述至少一桥接芯片与所述重布线层之间。4.根据权利要求3所述的封装元件，其特征在于，所述至少一桥接芯片包括多个导电凸块，面对所述重布线层设置。5.根据权利要求4所述的封装元件，其特征在于，所述第二底部填充层设置于所述多个导电凸块中的相邻两个之间。6.根据权利要求4所述的封装元件，其特征在于，所述多个导电凸块中的相邻两个之间的间距小于所述多个第一导电柱中的相邻两个之间的间距。7.根据权利要求1所述的封装元件，其特征在于，还包括多个第二导电柱，设置于所述至少一桥接芯片与所述重布线层之间。8.根据权利要求1所述的封装元件，其特征在于，还包括一第三底部填充层，设置于所述重布线层与所述至少两主动芯片之间。9.根据权利要求1所述的封装元件，其特征在于，所述多个第一导电柱中的一个的高度大于所述至少一桥接芯片的背面与所述重布线层相对于所述至少两主动芯片的表面之间的间距。10.一种封装元件的制作方法，其特征在于，包括：于一第一载板上形成一重布线层；于所述重布线层上设置至少两主动芯片；于所述重布线层上形成一封装体，其中所述封装体围绕所述至少两主动芯片；将所述重布线层、所述至少两主动芯片以及所述封装体转移到一第二载板上，以露出所述重布线层相对于所述至少两主动芯片的表面；于所述重布线层相对于所述至少两主动芯片的所述表面上形成多个第一导电柱；于所述重布线层上设置至少一桥接芯片；移除所述第二载板；以及将所述多个第一导电柱接合于一基板。11.根...

【专利技术属性】
技术研发人员：张简上煜，林南君，徐宏欣，
申请(专利权)人：力成科技股份有限公司，
类型：发明
国别省市：