形成插片的方法和制造包括插片的半导体封装的方法技术

一种制造半导体封装的方法包括：在插片基板的第一表面上形成光致抗蚀剂图案。所述插片基板包括电极区和划线区。使用光致抗蚀剂图案作为掩模来刻蚀插片基板，以形成分别在电极区和划线区上的第一开口和第二开口。绝缘层和导电层形成于插片基板的第一表面上。第二开口的宽度小于第一开口的宽度。绝缘层接触插片基板的第一表面、第一开口的内表面和第二开口的内表面中的每一个。

【技术实现步骤摘要】
形成插片的方法和制造包括插片的半导体封装的方法相关申请的交叉引用本申请基于35U.S.C.§119要求2016年10月13日在韩国知识产权局递交的韩国专利申请No.10-2016-0132889的优先权，其全部公开内容通过引用合并于此。
本专利技术构思的示例性实施例总体上涉及插片，更具体地涉及制造包括插片的半导体封装的方法。
技术介绍
可以在晶片上执行多种半导体工艺以便形成多个半导体芯片。可以在所述晶片上执行封装工艺。所述封装工艺可以将半导体芯片中的每一个安装在印刷电路板(PCB)上。因此可以制造半导体封装。已经开发了诸如2.5维和3维封装之类的多维半导体封装。2.5维和3维封装中的每一个可以包括多个半导体芯片。半导体芯片可以垂直地安装在2.5维和3维封装中。硅通孔(TSV)技术可以用于形成穿过基板、管芯或插片的垂直电连接。
技术实现思路
本专利技术构思的示例性实施例提供了一种形成插片的方法，更具体地提供了一种制造包括插片的半导体封装的方法。制造包括插片的半导体封装的方法可以具有增加的电特性和相对高的工艺产率。本专利技术构思的示例性实施例提供了一种制造半导体封装的方法。所述方法包括：在插片基板的第一表面上形成光致抗蚀剂图案。所述插片基板包括电极区和划线区。使用光致抗蚀剂图案作为掩模来刻蚀插片基板，以形成分别在电极区和划线区上的第一开口和第二开口。绝缘层和导电层形成于插片基板的第一表面上。第二开口的宽度小于第一开口的宽度。所述绝缘层接触所述插片基板的第一表面、所述第一开口的内表面和所述第二开口的内表面中的每一个。本专利技术构思的示例性实施例提供了一种形成插片的方法。所述方法包括：分别在插片基板的第一区域和第二区域中形成通孔电极和对准键结构。形成所述通孔电极和所述对准键结构包括在所述插片基板的第一表面上形成光致抗蚀剂图案。所述光致抗蚀剂图案与所述第一表面接触。使用所述光致抗蚀剂图案作为掩模来刻蚀所述插片基板，以形成第一开口和第二开口。所述通孔电极设置在所述第一开口中。所述对准键结构设置在所述第二开口中。在所述插片基板的第一表面上形成绝缘层、第一导电层和第二导电层。绝缘层接触插片基板的第一表面、第一开口的内表面和第二开口的内表面中的每一个。附图说明通过以下结合附图对示例性实施例的描述，这些和/或其他方案将变得更加明确并且更容易理解，在附图中：图1是示出了根据本专利技术构思的示例实施例的用于制造半导体封装的插片晶片的平面图；图2是示出了根据本专利技术构思的示例性实施例的图1的A部分的放大视图；图3是示出了根据本专利技术总体构思示例性实施例的对准键的形状的平面图；图4是示出了包括根据本专利技术构思的示例性实施例的插片在内的半导体封装的截面图；图5是示出了根据本专利技术构思的示例性实施例的形成插片的方法的平面图；以及图6至图17是根据本专利技术构思的示例性实施例的沿图5的线I-I’和II-II’得到的截面图。具体实施方式图1是示出了根据本专利技术构思的示例性实施例的用于制造半导体封装的插片晶片的平面图。图2是示出了根据本专利技术构思的示例性实施例的图1的A部分的放大视图。图3是根据本专利技术总体构思的示例性实施例的对准键的形状的平面图。参考图1和图2，插片晶片1000可以包括多个电极区EA和划线区SL。划线区SL可以将多个电极区EA彼此分离。电极区EA可以与形成通孔电极70的区域相对应。划线区SL可以是用于例如在执行了制造插片晶片1000的工艺之后将插片晶片1000划片为插片200的区域。对准键结构80可以形成于划线区SL上。对准键结构80可以具有与触点形状或沟槽形状类似的形状。参考图3，对准键结构80可以具有各种形状的图案K1、K2和K3。对准键结构80可以是局部对准键、全局对准键、登记对准键、覆盖对准键或测量键。图4是示出了包括根据本专利技术构思的示例性实施例的插片在内的半导体封装的截面图。参考图4，半导体封装1可以包括下底座基板190、插片200和半导体芯片210。插片200可以设置在下底座基板190上。半导体芯片210可以设置在插片200上。下底座基板190可以包括玻璃、陶瓷或塑料。下底座基板190可以是用于半导体封装的基板。例如，下底座基板190可以是印刷电路板、陶瓷基板或带基板。下底座基板190可以包括第一焊盘192和第二焊盘194。第一焊盘192可以设置在下底座基板190的上表面上。第二焊盘194可以设置在下底座基板190的下表面上。第一焊盘192可以电连接至第二焊盘194，例如通过设置在下底座基板190中的电线。下底座基板190的第一焊盘192可以电连接和/或物理连接至下部互连部件202。下底座基板190的第二焊盘194可以电连接和/或物理连接至外部互连部件196。下底座基板190可以连接至外部设备，例如通过外部互连部件196。例如，外部互连部件196可以是焊球。备选地，外部互连部件196可以具有倒装芯片互连结构。倒装芯片互连结构可以具有网格阵列，例如管脚网格阵列、焊球网格阵列或平面网格阵列。插片200可以设置在下底座基板190上。插片200可以包括插片基板100、插片下焊盘112、通孔电极70和布线层130。插片下焊盘112可以电连接和/或物理连接至下部互连部件202。插片200可以例如通过下部互连部件202电连接至下底座基板190。插片下焊盘112可以设置在插片基板100的下表面上。通孔电极70可以穿透插片基板100。插片下焊盘112可以例如通过通孔电极70电连接至布线层130。参考图17，插片基板100可以设置在具有绝缘层的插片基板100的下表面上。可以通过绝缘层暴露插片下焊盘112。布线层130可以设置在插片基板100上。布线层130可以包括下焊盘132、层间电介质层138、电线图案136和上焊盘134。下面将参考图16更加详细地描述布线层130。布线层130的上焊盘134可以电连接和/或物理连接至上部互连部件204。插片200可以设置有半导体芯片210。备选地，插片200可以设置有多个半导体芯片210。半导体芯片210可以是半导体逻辑芯片或半导体存储器芯片。例如，半导体芯片210可以包括系统LSI(大规模集成电路)、逻辑电路、诸如CIS(CMOS图像传感器)之类的图像传感器、MEMS(微机电系统)和诸如闪存、DRAM、SRAM、EEPROM、PRAM、MRAM、ReRAM、HBM(高带宽存储器)或HMC(混合存储器体)之类的存储设备中的一个或多个。上部互连构件204可以设置在半导体芯片210的下表面上。半导体芯片210可以例如通过上部互连部件204电连接至插片200的布线层130。例如，上部互连部件204可以是焊球或结合线。上部互连部件204可以具有倒装芯片互连结构，所述倒装芯片互连结构具有网格阵列，例如管脚网格阵列、焊球网格阵列或平面网格阵列。下面将更加详细地描述根据本专利技术构思的示例性实施例的形成插片的方法。图5是示出了根据本专利技术构思的示例性实施例的形成插片的方法的平面图。图6至图17是根据本专利技术构思的示例性实施例的沿图5的线I-I’和II-II’得到的截面图。参考图5和图6，插片基板100可以包括第一区域R1和第二区域R2。第一区域R1可以是图1的电极区EA的一部分。第二区域R2可以是图1的划线区SL的一部分。插片基板100可以本文档来自技高网...

【技术保护点】
一种制造半导体封装的方法，包括：在插片基板的第一表面上形成光致抗蚀剂图案，所述插片基板包括电极区和划线区；使用光致抗蚀剂图案作为掩模来刻蚀所述插片基板，以形成分别在所述电极区和所述划线区上的第一开口和第二开口；以及在所述插片基板的第一表面上形成绝缘层和导电层，其中所述第二开口的宽度小于所述第一开口的宽度，以及其中所述绝缘层接触所述插片基板的第一表面、所述第一开口的内表面和所述第二开口的内表面中的每一个。

【技术特征摘要】
2016.10.13 KR 10-2016-01328891.一种制造半导体封装的方法，包括：在插片基板的第一表面上形成光致抗蚀剂图案，所述插片基板包括电极区和划线区；使用光致抗蚀剂图案作为掩模来刻蚀所述插片基板，以形成分别在所述电极区和所述划线区上的第一开口和第二开口；以及在所述插片基板的第一表面上形成绝缘层和导电层，其中所述第二开口的宽度小于所述第一开口的宽度，以及其中所述绝缘层接触所述插片基板的第一表面、所述第一开口的内表面和所述第二开口的内表面中的每一个。2.根据权利要求1所述的方法，其中所述光致抗蚀剂图案包括第三开口和第四开口，所述第三开口暴露所述电极区的与所述第一开口相对应的部分，所述第四开口暴露所述划线区的与所述第二开口相对应的部分，其中所述第四开口的宽度小于所述第三开口的宽度。3.根据权利要求1所述的方法，其中所述导电层包括在所述绝缘层上形成的第一导电层和第二导电层，其中所述绝缘层和所述第一导电层形成在所述导电区上并且部分地填充所述第一开口的一部分，以及所述第二导电层填充其中形成所述绝缘层和所述第一导电层的所述第一开口的剩余部分。4.根据权利要求3所述的方法，其中所述绝缘层形成于所述划线区上，并且填充所述第二开口。5.根据权利要求3所述的方法，其中所述绝缘层形成于所述划线区上并且部分地填充所述第二开口的一部分，以及所述第一导电层填充其中形成所述绝缘层的第二开口的剩余部分。6.根据权利要求3所述的方法，其中所述绝缘层和所述第一导电层形成在所述划线区上并且部分地填充所述第二开口的一部分，以及所述第二导电层填充其中形成所述绝缘层和所述第一导电层的所述第二开口的剩余部分。7.根据权利要求3所述的方法，其中所述第一导电层包括金属氮化物层，并且所述第二导电层包括金属层。8.根据权利要求1所述的方法，其中所述第二开口的深度小于所述第一开口的深度。9.根据权利要求1所述的方法，其中所述第一导电层和所述第二导电层均包括通孔电极，以及其中，所述方法还包括：在所述插片基板的第一表面上形成布线层，所述布线层电连接至所述通孔电极；部分地去除所述插片基板的第二表面以暴露所述通孔电极，所述第二表面面对所述第一表面；对所述划线区划片以形成包括所述通孔电极在内的插片；以及将半导体芯片附着至所述插片的上表面，所述半导体芯片电连接至所述布线层。10.一种形成插片的方法，包括：分别在插片基板的第一区域和第二区域中形成通孔电极和对准键结构，其中形成所述通孔电极和所述对准键结构包括：在所述插片基板的第一表面上形成光致抗蚀剂图案，所述光致抗蚀剂图案与所述第一表面接触；使用所述光致抗蚀剂图案作为掩模来刻蚀所述插片基板以形成第一开口和第二开口，所述通孔电极设置在所述第一开口中，并且所述对准键结构设置在所述第二开口中；以及在所述插片基板的第...

【专利技术属性】
技术研发人员：皮在贤，李镐珍，金泰成，文光辰，安振镐，李来寅，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR