制作半导体器件的方法技术

提供一种包括以下步骤的制作半导体器件的方法。提供包括排列成阵列的多个集成电路的晶片，其中所述晶片包括半导体衬底及覆盖所述半导体衬底的内连线结构，所述内连线结构包括交替堆叠的多个图案化导电层及多个层间介电层，所述图案化导电层中的最顶部图案化导电层被所述层间介电层中的最顶部层间介电层覆盖，且所述最顶部图案化导电层被所述最顶部层间介电层的多个开口暴露出。在被所述开口暴露出的所述最顶部图案化导电层上形成多个导电柱。执行芯片探测工艺以检验所述导电柱。在所述晶片上形成保护层，以覆盖所述导电柱。执行晶片切割工艺以形成所述半导体器件。

【技术实现步骤摘要】
制作半导体器件的方法
本专利技术实施例是关于一种制作电子器件的方法，且特别是有关于一种制作半导体器件的方法。
技术介绍
由于各种电子组件(即，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历快速增长。在很大程度上，集成密度的此种提高来自于最小特征大小的重复减小，此使得更多较小的组件能够集成到给定区域中。这些较小的电子组件也需要与先前的封装件相比利用较小区域的较小的封装件。半导体组件的某些较小类型的封装件包括方形扁平封装件(quadflatpackage，QFP)、引脚栅阵列(pingridarray，PGA)封装件、球栅阵列(ballgridarray，BGA)封装件等等。集成扇出型封装件是针对芯片与系统之间的异构集成(heterogeneousintegration)的有力解决方案。对于未来的封装件来说，集成扇出型封装件所提供的提高的可布线性(routability)及可靠性(reliability)是关键因素。如何简化集成扇出型封装件的制作工艺是一重要问题。
技术实现思路
一种包括以下步骤的制作半导体器件的方法。提供包括排列成阵列的多个集成电路的晶片，其中所述本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，其特征在于，包括：提供包括排列成阵列的多个集成电路的晶片，所述晶片包括半导体衬底及覆盖所述半导体衬底的内连线结构，所述内连线结构包括交替堆叠的多个图案化导电层及多个层间介电层，所述图案化导电层中的最顶部图案化导电层被所述层间介电层中的最顶部层间介电层覆盖，且所述最顶部图案化导电层被所述最顶部层间介电层的多个开口暴露出；在被所述开口暴露出的所述最顶部图案化导电层上形成多个导电柱；执行芯片探测工艺以检验所述导电柱；在所述晶片上形成保护层，以覆盖所述导电柱；以及执行晶片切割工艺以形成所述半导体器件。

【技术特征摘要】
2016.09.30 US 15/281,0861.一种制作半导体器件的方法，其特征在于，包括：提供包括排列成阵列的多个集成电路的晶片，所述晶片包括半导体衬底及覆盖所述半导体衬底的内连线结构，所述内连线结构包括交替堆叠的多个图案化导电层及多个层间介电层，所述图案化...

【专利技术属性】
技术研发人员：吴集锡，叶德强，陈宪伟，黄立贤，卢贯中，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71