制造半导体器件的方法技术

本发明专利技术提供一种制造半导体器件的方法，包括以下步骤：在印刷布线衬底之上安装Si内插器，等离子体清洗Si内插器的上表面，在Si内插器的上表面之上布置NCF，和通过NCF在Si内插器的上表面之上安装半导体芯片。另外，该方法包括通过多个凸起电极用回流焊将第二衬底的多个电极中的每个电极和半导体芯片的多个电极垫中的每个电极垫相互电耦合的步骤，和在将NCF附着到Si内插器之前等离子体清洗Si内插器的表面的步骤。

【技术实现步骤摘要】
相关申请的交叉引用2015年3月5日提出的日本专利申请No.2015-043085的公开包括说明书、附图和摘要，通过引用的方式将其作为整体并入本文。
本专利技术涉及一种半导体器件的制造技术，具体涉及其中执行倒装芯片耦合的半导体器件的制造技术。
技术介绍
在通过倒装芯片耦合将半导体芯片安装在衬底上的半导体器件中，将树脂(底部填料)布置在半导体芯片和衬底之间的间隙中，并用这种树脂来保护倒装芯片耦合的耦合部分。对于上述底部填料的形成，有在安装半导体芯片之前将树脂供应到衬底之上的预制方法，和在安装半导体芯片之后将树脂注入到上述间隙中的改造方法。作为预制方法的示例，已知为NCF(非导电膜)方法。NCF是一种膜状绝缘粘合剂，并具有在加热时具有流动性的特点。另外，近年来，由于半导体器件的多功能等，半导体芯片的凸起的块的数量趋于增加。结果，凸起之间的间距大多数是精细间距(窄间距)。此外，当凸起之间的间距是精细间距时，由于凸起尺寸也变小了，所以半导体芯片和衬底之间的间隙也变得狭窄，即使在衬底中形成许可范围内的翘曲时，树脂也几乎不能进入间隙，因此，改造方法不适合于精细间距。因此，当凸起之间的间距被制造为精细间距时，优选采用预制方法。另外，例如，在日本未审专利申请公开No.2012-231039中公开了通过粘合剂膜将电子部件安装在布线板之上的制造方法。
技术实现思路
在执行倒装芯片耦合的半导体器件的装配中，当采用NCF的预制方法时，衬底和NCF之间的粘附性是重要的。更具体地，当将衬底的NCF附着面弄脏时，衬底和NCF之间的粘附性会劣化，且NCF容易从衬底剥离。结果，存在半导体器件的质量劣化和可靠性劣化的问题。另外，污染物会出现在例如烘烤步骤等中。换句话说，当使衬底和有机材料诸如树脂受到热处理时，会散发各种化学物质并使其附着到被制造的半导体器件的衬底等，并产生污渍。从本说明书的描述和附图，其它问题和新的特征将变得清楚。根据实施例的一种制造半导体器件的方法包括以下步骤：(a)等离子体清洗芯片支承衬底的上表面，该芯片支承衬底包括形成多个电极的上表面和下表面，(b)在步骤(a)之后，在芯片支承衬底的上表面之上布置绝缘粘合剂，和(c)在步骤(b)之后，通过绝缘粘合剂在芯片支承衬底的上表面上安装半导体芯片。另外，包括在步骤(c)之后的步骤(d)，通过回流焊加热安装有半导体芯片和绝缘粘合剂的芯片支承衬底，并通过多个凸起电极将芯片支承衬底的每个电极和半导体芯片的多个电极垫中的每个电极垫相互电耦合。此外，在步骤(d)中，在将绝缘粘合剂布置在每个凸起电极的周围的状态下，通过凸起电极将各个电极和各个电极垫相互电耦合。另外，根据实施例的制造半导体器件的另一种方法包括以下步骤：
(a)在第一衬底之上安装第二衬底，其中第二衬底包括形成多个电极的上表面和下表面，(b)在步骤(a)之后，烘烤第一衬底，(c)在步骤(b)之后，等离子体清洗第二衬底的上表面。此外，包括在步骤(c)之后的步骤(d)，在第二衬底的上表面之上布置绝缘粘合剂，和在步骤(d)之后的步骤(e)，通过绝缘粘合剂在第二衬底的上表面之上安装半导体芯片。此外，包括在步骤(e)之后的步骤(f)，通过回流焊加热安装有半导体芯片和绝缘粘合剂的第二衬底，并通过多个凸起电极将第二衬底的每个电极和半导体芯片的多个电极垫中的每个电极垫相互电耦合。另外，在步骤(f)中，在将绝缘粘合剂布置在每个凸起电极的周围的状态下，通过凸起电极将各个电极和各个电极垫相互电耦合。根据上述的实施例，可以改善半导体器件的可靠性。附图说明图1是示出实施例的半导体器件的结构示例的横截面图。图2是示出图1所示的半导体器件的装配过程的示例的流程图。图3是示出在图2所示的装配过程的部分步骤中的结构的横截面图。图4是示出在图2所示的装配过程的部分步骤中的结构的横截面图。图5是示出在图2所示的装配过程的部分步骤中的结构的横截面图。图6是示出在图2所示的装配过程的部分步骤中的结构的横截面图。图7是示出在图2所示的装配过程的部分步骤中的结构的横截面图。图8是示出在图2所示的装配过程的安装芯片时对准标记的识别方法的示例的平面图。图9是示出在图2所示的装配过程的安装芯片时安装方法的示例
的透视图。图10是示出在图2所示的装配过程的安装芯片时安装方法的示例的透视图。图11是示出在图2所示的装配过程的安装芯片时芯片吸引状态的示例的横截面图。图12是示出在图2所示的装配过程的倒装芯片耦合时在耦合之前和耦合之后的结构示例的放大的部分横截面图。图13是示出在图2所示的装配过程的回流焊时温度曲线的示例的图。图14是示出实施例的NCF供给方法的第一变形的横截面图和透视图。图15是示出实施例的NCF供给方法的第二变形的透视图。图16是示出实施例的NCF供给方法的第三变形的透视图。图17是示出实施例的第四变形的半导体器件结构的横截面图。图18是示出在装配图17所示的半导体器件中的NCF供给方法的横截面图。图19是示出在装配图17所示的半导体器件中的倒装芯片耦合状态的横截面图。图20是示出在图19所示的倒装芯片耦合时在耦合之前和耦合之后的结构的放大的部分横截面图。具体实施方式在下面的实施例中，原则上将不重复对相同或相似部分的说明，除非在特别需要时。另外，在下面的实施例中，当为方便起见需要时，虽然可将描述分成多个部分或实施例，但它们不是彼此无关的，且一个是另一个的部分或全部的修改、细节、补充说明等，除特别明确规定的情况以外。此外，在下面的实施例中，当提到元件等的数量时(包括件数、
数值、数量、范围等)，它们不限于特定数量，且可以等于或大于和等于或小于特定数量，除特别明确规定的情况以外，除原则上明确限于特定数量的情况以外，等等。此外，在下面的实施例中，不用说，其构成元件(也包括元件步骤等)不一定是必不可少的，除特别明确规定的情况以外，除原则上明确认为是必不可少的情况以外，等等。另外，在下面的实施例中，不用说，当相对于构成元件等提到“由A形成”、“由…组成”、“包括A”和“包含A”时，除特别明确规定是仅有的元件以外等，否则不同于所述元件的元件没有被排除。以类似的方式，在下面的实施例中，当提到构成元件等的形状、位置关系等时，它们都包含基本近似或类似于其形状等的形状等，除特别明确规定的情况以外，除原则上明确认为不是的情况以外，等等。这一事实也适用于上述的数值和范围。下面，将基于附图详细说明本专利技术的实施例。另外，在用于说明实施例的所有附图中，相同参考符号被指定给具有相同功能的部件，并将省略对其的重复说明。此外，为了便于理解附图，即使在平面图中也有给出影线的情况。(实施例)图1是示出实施例的半导体器件的结构示例的横截面图。图1示出的本实施例的半导体器件是将逻辑芯片2和存储器芯片3安装在使主衬底和半导体芯片彼此电耦合的内插器之上的一种半导体封装，且逻辑芯片2和存储器芯片3分别倒装芯片耦合在内插器之上。另外，存储器芯片3可仅用一级(一块)来安装，或者可层叠在多级之上。图1示出的结构示出了用3级层叠的存储器芯片3的情况。另外，在本实施例中，作为上述半导体器件的示例，将说明其中用于外部耦合上述半导体器件的端子是布置在主衬底的下表面之上的多个球电极的情况。因此，本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括以下步骤：(a)等离子体清洗芯片支承衬底的上表面，所述芯片支承衬底包括形成有多个电极的上表面和在所述上表面的相反侧的下表面；(b)在步骤(a)之后，在所述芯片支承衬底的上表面之上布置绝缘粘合剂；(c)在步骤(b)之后，通过所述绝缘粘合剂在所述芯片支承衬底的上表面上安装半导体芯片；以及(d)在步骤(c)之后，通过回流焊加热安装有所述半导体芯片的芯片支承衬底和所述绝缘粘合剂，并且通过多个凸起电极将所述芯片支承衬底的每个所述电极和所述半导体芯片的多个电极垫中的每个所述电极垫相互电耦合，其中，在步骤(d)中，在将所述绝缘粘合剂布置在每个所述凸起电极的周围的状态下，通过所述凸起电极将每个所述电极和每个所述电极垫相互电耦合。

【技术特征摘要】
2015.03.05 JP 2015-0430851.一种制造半导体器件的方法，包括以下步骤：(a)等离子体清洗芯片支承衬底的上表面，所述芯片支承衬底包括形成有多个电极的上表面和在所述上表面的相反侧的下表面；(b)在步骤(a)之后，在所述芯片支承衬底的上表面之上布置绝缘粘合剂；(c)在步骤(b)之后，通过所述绝缘粘合剂在所述芯片支承衬底的上表面上安装半导体芯片；以及(d)在步骤(c)之后，通过回流焊加热安装有所述半导体芯片的芯片支承衬底和所述绝缘粘合剂，并且通过多个凸起电极将所述芯片支承衬底的每个所述电极和所述半导体芯片的多个电极垫中的每个所述电极垫相互电耦合，其中，在步骤(d)中，在将所述绝缘粘合剂布置在每个所述凸起电极的周围的状态下，通过所述凸起电极将每个所述电极和每个所述电极垫相互电耦合。2.根据权利要求1所述的制造半导体器件的方法，进一步包括以下步骤：在步骤(a)之前，烘烤所述芯片支承衬底；以及在步骤(b)和步骤(c)之间，烘烤所述绝缘粘合剂，其中，在烘烤所述绝缘粘合剂的步骤中，在低于在烘烤所述芯片支承衬底的步骤中的所述芯片支承衬底的烘烤温度的温度下，烘烤所述绝缘粘合剂。3.根据权利要求1所述的制造半导体器件的方法，进一步包括以下步骤：在步骤(a)之前，烘烤所述芯片支承衬底；以及在步骤(b)和步骤(c)之间，烘烤所述绝缘粘合剂，其中，在烘烤所述绝缘粘合剂的步骤中，在短于在烘烤所述芯片
\t支承衬底的步骤中的所述芯片支承衬底的烘烤时间的时间内，烘烤所述绝缘粘合剂。4.根据权利要求1所述的制造半导体器件的方法，其中，在步骤(c)中，通过识别形成在所述芯片支承衬底的上表面的所述绝缘粘合剂外面的标记，使所述半导体芯片和所述芯片支承衬底相互定位。5.根据权利要求1所述的制造半导体器件的方法，其中，在步骤(c)中，在将所述半导体芯片和所述芯片支承衬底相互定位之后，在低于焊料的熔点的温度下，涂覆在所述凸起电极的每个末端处的每个所述焊料被加热并且变形，并且使每个所述电极凹进到每个所述焊料中。6.根据权利要求5所述的制造半导体器件的方法，其中，在所述芯片支承衬底的每个所述电极的表面之上形成Au镀层，并且使所述Au镀层和所述焊料相互耦合。7.一种制造半导体器件的方法，包括以下步骤：(a)在第一衬底之上安装第二衬底，所述第二衬底包括形成有多个电极的上表面和在所述上表面的相反侧的下表面；(b)在步骤(a)之后，烘烤所述第一衬底；(c)...

【专利技术属性】
技术研发人员：坂田贤治，木田刚，小野善宏，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP