半导体器件的形成方法技术

一种半导体器件的形成方法，包括：提供衬底结构，所述衬底结构包括保护层和位于保护层表面的顶层衬底；在所述顶层衬底表面形成功能层；形成贯穿所述功能层和顶层衬底的通孔；形成通孔后，去除保护层。由于所述衬底结构包括保护层，因此形成通孔后，能够通过去除保护层以减薄衬底结构。在减薄衬底结构的过程中，顶层衬底表面具有保护层，因此，所述保护层能够保护位于功能层和顶层衬底中的通孔边缘不受到损伤，从而降低碎片率。另外，在形成通孔时，所述衬底结构未被减薄，使得所述衬底结构能够提供良好支撑能力的工艺平台，从而降低碎片率。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
技术介绍
在半导体器件中，通常需要形成贯穿衬底和衬底上的功能层的通孔，以实现相应的功能，例如，半导体过滤筛、硅通孔(Through Silicon Via，TSV)结构等。半导体过滤筛为微机电系统中的一种部件。半导体过滤筛中需要形成贯穿衬底以及衬底上的功能层的通孔。微机电系统(Micro Electromechanical System，MEMS)是一种重要的半导体器件，微机电系统是指尺寸在几毫米乃至更小的高科技装置，其内部结构一般在微米甚至纳米量级，是一个独立的智能系统。微机电系统主要由传感器、动作器(执行器)和微能源三大部分组成。微机电系统涉及物理学、半导体、光学、电子工程、化学、材料工程、机械工程、医学、信息工程及生物工程等多种学科和工程技术，为智能系统、消费电子、可穿戴设备、智能家居、系统生物技术的合成生物学与微流控技术等领域开拓了广阔的用途。同时，半导体器件的衬底需要减薄，目前，衬底的厚度能减薄至200μm～500μm。然而，现有技术在减薄衬底的同时，半导体器件的碎片率较高。
技术实现思路
本专利技术解决的问题是提供一种半导体器件的形成方法，在减薄衬底结构的同时降低半导体器件的碎片率。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供衬底结构，所述衬底结构包括保护层和位于保护层表面的顶层衬底；在所述顶层衬底表面形成功能层；形成贯穿所述功能层和顶层衬底的通孔；形成通孔后，去除保护层。可选的，所述衬底结构为绝缘体上衬底结构。可选的，所述保护层包括底层衬底和位于底层衬底表面的绝缘层；所述绝缘层位于底层衬底和顶层衬底之间。可选的，所述绝缘体上衬底结构为绝缘体上硅或绝缘体上锗。可选的，形成所述通孔的方法包括：在所述功能层表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，采用各向异性干刻工艺刻蚀功能层和顶层衬底直至暴露出保护层表面，形成通孔。可选的，所述通孔还贯穿保护层。可选的，形成所述通孔的方法包括：在所述功能层表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，采用各向异性干刻工艺刻蚀功能层、顶层衬底和保护层直至刻穿保护层，形成通孔。可选的，去除所述保护层的方法包括：采用第一刻蚀工艺去除底层衬底；去除底层衬底后，采用第二刻蚀工艺去除绝缘层。可选的，去除所述保护层的方法包括：通过去除绝缘层使底层衬底和顶层衬底分离，以去除保护层。可选的，所述顶层衬底的厚度为10μm～100μm。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的半导体器件的形成方法，由于所述衬底结构包括保护层，因此形成通孔后，能够通过去除保护层以减薄衬底结构。在减薄衬底结构的过程中，顶层衬底表面具有保护层，因此，所述保护层能够保护位于功能层和顶层衬底中的通孔边缘不受到损伤，从而降低碎片率。另外，在形成通孔时，所述衬底结构未被减薄，使得所述衬底结构能够提供良好支撑能力的工艺平台，避免发生碎片。即在减薄衬底结构的同时降低了半导体器件的碎片率。附图说明图1至图3为一种半导体器件形成过程的结构示意图；图4至图6为另一种半导体器件形成过程的结构示意图；图7至图10为本专利技术一实施例中半导体器件形成过程的结构示意图；图11至图12为本专利技术另一实施例中半导体器件形成过程的结构示意图。具体实施方式正如
技术介绍
所述，现有技术中形成的半导体器件的碎片率较高。图1至图3为一种半导体器件形成过程的结构示意图。参考图1，提供半导体衬底100，所述半导体衬底100具有相对的第一表面和第二表面；在第一表面形成功能层110。参考图2，形成贯穿功能层110和半导体衬底100的第一通孔120。参考图3，形成第一通孔120后，采用研磨工艺沿着第二表面减薄半导体衬底100。上述方法中，由于先形成贯穿功能层110和半导体衬底100的第一通孔120，后减薄半导体衬底100，且第二表面一直暴露在研磨工艺的研磨环境中，因此导致在减薄半导体衬底100的过程中，第一通孔120在第二表面的边缘会受到研磨工艺中的机械作用力，导致第一通孔120的边缘形成损伤。第一通孔120边缘的损伤容易在工艺过程中进一步的扩大，从而导致半导体器件发生碎片。为此，图4至图6提出了另一种半导体器件形成过程的结构示意图。参考图4，图4为在图1基础上形成的示意图，形成贯穿功能层110的第二通孔220。参考图5，形成第二通孔220后，采用研磨工艺沿着第二表面减薄半导体衬底100。参考图6，减薄半导体衬底100后，沿着所述第二通孔220刻穿半导体衬底100，使所述第二通孔220延伸至半导体衬底100中。然而，在沿着第二表面减薄半导体衬底100的过程中，所述研磨工艺依靠机械作用力将半导体衬底100减薄，当半导体衬底100减薄至一定程度时，
所述半导体衬底100承受机械作用力的能力降低，容易发生碎片。其次，在沿着第二通孔220刻穿半导体衬底100时，所述半导体衬底100已经被减薄，导致在刻穿半导体衬底100的过程中，半导体衬底100不能提供良好支撑能力的工艺平台，容易在工艺操作的过程中，发生碎片。在此基础上，本专利技术提供一种半导体器件的形成方法，包括：提供衬底结构，所述衬底结构包括保护层和位于保护层表面的顶层衬底；在所述顶层衬底表面形成功能层；形成贯穿所述功能层和顶层衬底的通孔；形成通孔后，去除保护层。由于所述衬底结构包括保护层，因此形成通孔后，能够通过去除保护层以减薄衬底结构。在减薄衬底结构的过程中，顶层衬底表面具有保护层，因此，所述保护层能够保护位于功能层和顶层衬底中的通孔边缘不受到损伤，从而降低碎片率。另外，在形成通孔时，所述衬底结构未被减薄，使得所述衬底结构能够提供良好支撑能力的工艺平台，避免发生碎片。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图7至图10为本专利技术一实施例中半导体器件形成过程的结构示意图。参考图7，提供衬底结构，所述衬底结构包括保护层和位于保护层表面的顶层衬底320。所述顶层衬底320的厚度为10μm～100μm，如10μm、20μm、50μm、80μm、100μm。本实施例中，所述衬底结构为绝缘体上衬底结构，所述绝缘体上衬底结构可以为绝缘体上硅或绝缘体上锗。当所述衬底结构为绝缘体上衬底结构时，所述保护层包括底层衬底300和位于底层衬底300表面的绝缘层310，所述绝缘层310位于底层衬底300和顶层衬底320之间。相应的，顶层衬底320和底层衬底300的材料为硅或锗。当所述顶层衬底320和底层衬底300的材料为硅时，所述绝缘层310的材料为氧化硅；当
所述顶层衬底320和底层衬底300的材料为锗时，所述绝缘层310的材料为氧化锗。需要说明的是，在其它实施例中，所述保护层为单层结构，相应的，所述保护层的材料为氧化物，如氧化硅或氧化锗。当所述保护层为单层结构时，所述衬底结构的形成过程为：提供顶层衬底，所述顶层衬底具有相对的第一表面和第二表面；在所述第一表面形成保护层。在第一表面形成保护层的工艺包括粘附工艺、涂布工艺或沉积工艺。所述顶层衬底能够通过对提供的初始衬底进行减薄而形成。参考图8，在所述顶层衬底320表面形成功能层330。所述功能层330本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供衬底结构，所述衬底结构包括保护层和位于保护层表面的顶层衬底；在所述顶层衬底表面形成功能层；形成贯穿所述功能层和顶层衬底的通孔；形成通孔后，去除保护层。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供衬底结构，所述衬底结构包括保护层和位于保护层表面的顶层衬底；在所述顶层衬底表面形成功能层；形成贯穿所述功能层和顶层衬底的通孔；形成通孔后，去除保护层。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述衬底结构为绝缘体上衬底结构。3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述保护层包括底层衬底和位于底层衬底表面的绝缘层；所述绝缘层位于底层衬底和顶层衬底之间。4.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述绝缘体上衬底结构为绝缘体上硅或绝缘体上锗。5.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述通孔的方法包括：在所述功能层表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，采用各向异性干刻工艺刻蚀功能层和顶层衬底直至暴...

【专利技术属性】
技术研发人员：王健鹏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31