接合垫结构及其制造方法技术

本发明专利技术提供一种接合垫结构及其制造方法，接合垫结构包括一介电层，位于一基底上，一接合垫设置于介电层上，且一第一金属图案层埋设于介电层内并位于接合垫正下方。第一金属图案层包括一第一本体部及多个第一岛形部，第一本体部具有位于其中心区域的多个第一开口及沿其周围区域排列且围绕第一开口的多个第二开口，第一岛形部对应设置于第二开口内，且与第一本体部隔开，多个第一内连接结构，设置于介电层内且对应于第一岛形部，每一第一内连接结构包括至少一介层插塞，使接合垫电性连接至第一岛形部。本发明专利技术可利用第一金属图案层传输两种不同信号，可利用于第一开口内填入介电层强化接合垫机械强度，防止接合垫在打线制程中受损。

Joint pad structure and its manufacturing method

【技术实现步骤摘要】
接合垫结构及其制造方法
本专利技术是关于一种半导体技术，且特别是关于一种接合垫结构及其制造方法。
技术介绍
在半导体晶片中，接合垫为将半导体晶片中的集成电路与外部电路电性连接的必要部件。传统上，为了避免晶片内的集成电路受到损害，集成电路通常不会设置于接合垫下方的位置。如此一来，由于集成电路不与接合垫重叠，因此半导体晶片需具有较大面积以提供足够的空间来设置接合垫。然而，尽管半导体产业通过持续缩小最小特征尺寸而不停地改进各个不同的电子部件(例如，电晶体、二极体、电阻器、电容器等等)的集积密度时，上述半导体晶片难以提供足够的面积来设置电子部件及接合垫。因此，迫使电路设计者尽可能有效率地利用晶片使用面积(chiparea)。举例来说，现已提出一种称作接合垫下方电路(circuitunderpad,CUP)技术，其将接合垫排置于晶片内的电路或电子部件的正上方以减少晶片使用面积。此种接合垫结构利用最上层金属层作为接合垫，同时利用下方金属层以及位于两金属层间的排置成阵列的介层插塞来传输信号。然而，上述接合垫结构并不坚固。举例来说，介层插塞容易传导打线制程中所产生的应力而损害接合垫结构，造成电性传导失效。因此，有必要寻求一种接合垫结构及其制造方法，其能够解决或改善上述的问题。
技术实现思路
本专利技术的目的是提供一种接合垫结构，其可利用第一金属图案层传输两种不同信号，可利用于第一开口内填入介电层强化接合垫机械强度，防止接合垫在打线制程中受损。接合垫结构包括：一介电层，位于一基底上；一接合垫，设置于介电层上；一第一金属图案层，埋设于介电层内，且位于接合垫正下方，第一金属图案层包括：一第一本体部，具有位于第一本体部的中心区域的多个第一开口及沿第一本体部的周围区域排列且围绕第一开口的多个第二开口；以及多个第一岛形部，分别对应设置于第二开口内且与第一本体部隔开；以及多个第一内连接结构，设置于介电层内且分别对应于第一岛形部，使接合垫电性连接至第一岛形部。每一第一内连接结构包括至少一介层插塞。本专利技术提供一种接合垫结构的制造方法，包括：形成一介电层于一基底上；形成一第一金属图案层于介电层内，第一金属图案层包括：一第一本体部，具有位于第一本体部的中心区域的多个第一开口及沿第一本体部的周围区域排列且围绕第一开口的多个第二开口；以及多个第一岛形部，分别对应形成于第二开口内且与第一本体部隔开；形成多个第一内连接结构于介电层内且对应于第一岛形部，其中每一第一内连接结构包括至少一介层插塞；以及形成一接合垫于介电层上且位于第一金属图案层正上方，使接合垫经由第一内连接结构电性连接至第一岛形部。本专利技术的特点及优点为：由于接合垫结构的第一金属图案层具有镂空图案(即，位于中心区域的第一开口及位于周围区域的第二开口)及位于第二开口的岛形图案(即，岛形部)，因此可利用第一金属图案层传输两种不同的信号。再者，可利用于第一金属图案层的中心区域的第一开口内填入介电层来强化接合垫的机械强度，进而防止接合垫在进行打线制程中受损。再者，可在位于第一金属图案层的周围区域的岛形部上设置多个介层插塞，以防止接合垫发生电流拥挤(currentcrowing)并改善散热问题。如此一来，可实现在接合垫正下方设置高功率电路或装置。另外，位于第一金属图案层正下方的第二金属图案层，可进一步强化接合垫的机械强度并可利用第二金属图案层传输两种以上的信号。附图说明以下附图仅旨在于对本专利技术做示意性说明和解释，并不限定本专利技术的范围。其中：图1A绘示出根据本专利技术一实施例的接合垫结构剖面示意图。图1B绘示出图1A中接合垫结构的金属图案层及内连接结构配置立体示意图。图2A绘示出根据本专利技术一实施例的接合垫结构剖面示意图。图2B绘示出图2A中接合垫结构的金属图案层及内连接结构配置立体示意图。图3A绘示出根据本专利技术一实施例的接合垫结构剖面示意图。图3B绘示出图3A中接合垫结构的金属图案层及内连接结构配置立体示意图。图4A绘示出根据本专利技术一实施例的接合垫结构剖面示意图。图4B绘示出图4A中接合垫结构的金属图案层及内连接结构配置立体示意图。附图符号说明：10、20、30、40接合垫结构100基底100a中心区域100b周围区域105电路105a、105b、105c虚线110介电层140、140’、140”、140’”第二金属图案层141第二本体部141’、141”第二条形部142第三开口143第二岛形部143’、143”第一条形部145”第三条形部148第二内连接结构149第三内连接结构150第一金属图案层151第一本体部152第一开口153第一岛形部154第二开口158第一内连接结构160接合垫170钝化护层175开口L长度方向V1、V2、V3介层插塞W宽度方向具体实施方式以下说明本专利技术实施例的接合垫结构及其制造方法。然而，本专利技术所提供的实施例仅用于说明以特定方法制作及使用本专利技术，并非用以局限本专利技术的范围。本专利技术的实施例提供一种接合垫结构，例如利用接合垫下方电路(CUP)结构，其利用位于接合垫下方具有镂空图案及岛形图案的金属图案层以及位于接合垫与金属图案层之间的内连接结构(例如，介层插塞)以强化接合垫的机械强度，同时可利用金属图案层传输两种不同的信号。请参照图1A及图1B，其中图1A绘示出根据本专利技术一实施例的接合垫结构剖面示意图，而图1B绘示出图1A中接合垫结构的金属图案层及内连接结构配置立体示意图。在本实施例中，接合垫结构10可为CUP结构。如图1A所示，接合垫结构10可包括一基底100，例如为硅基底、锗化硅(SiGe)基底、块体半导体(bulksemiconductor)基底、化合物半导体(compoundsemiconductor)基底、绝缘层上覆硅(silicononinsulator,SOI)基底或其他公知的半导体基底。在一实施例中，基底100可为一硅基底，且包括形成于其上的一内层介电(interlayerdielectric,ILD)层(未绘示)。再者，基底100内可包括一电路105。在一实施例中，电路105包括模拟电路、输入/输出电路、静电放电(electrostaticdischarge,ESD)电路或内存电路。在一实施例中，电路105包括主动或被动装置，例如电晶体、二极体、电容或电阻等。再者，电路105亦可包括用于这些主动或被动装置的金属布线(metalrouting)层。此处，为了简化附图，仅以一虚线区表示。如图1A所示，在本实施例中，接合垫结构10还包括一介电层110，设置于基底100上。在一实施例中，介电层110为一金属层间介电(inter-metaldielectric,IMD)层，且包括一单层或多层结构。举例来说，介电层110为多层结构。此处，为了简化附图，仅以单一平整层表示。在一些实施例中，介电层110可包括无机材料，例如氧化硅、氮化硅、氮氧化硅或其组合或其他适合的绝缘材料。如图1A及图1B所示，在本实施例中，接合垫结构10还包括一接合垫160设置于介电层110上，且基底100内的电路105位于接合垫160正下方。在一实施例中，接合垫160为一矩形实心层。在其他实施例中，接合垫160可具有其他外形轮廓，例如方形、多边形或圆形。再者，接合垫160可由铝、铜、其合金或其他适合的金属本文档来自技高网...

【技术保护点】
一种接合垫结构，其特征在于，所述接合垫结构包括：一介电层，位于一基底上；一接合垫，设置于该介电层上；一第一金属图案层，埋设于该介电层内，且位于该接合垫正下方，该第一金属图案层包括：一第一本体部，具有位于该第一本体部的中心区域的多个第一开口及沿该第一本体部的周围区域排列且围绕多个所述第一开口的多个第二开口；以及多个第一岛形部，分别对应设置于多个所述第二开口内且与该第一本体部隔开；以及多个第一内连接结构，设置于该介电层内且分别对应于多个所述第一岛形部，使该接合垫电性连接至多个所述第一岛形部，其中每一所述第一内连接结构包括至少一介层插塞。

【技术特征摘要】
1.一种接合垫结构，其特征在于，所述接合垫结构包括：一介电层，位于一基底上；一接合垫，设置于该介电层上；一第一金属图案层，埋设于该介电层内，且位于该接合垫正下方，该第一金属图案层包括：一第一本体部，具有位于该第一本体部的中心区域的多个第一开口及沿该第一本体部的周围区域排列且围绕多个所述第一开口的多个第二开口；以及多个第一岛形部，分别对应设置于多个所述第二开口内且与该第一本体部隔开；以及多个第一内连接结构，设置于该介电层内且分别对应于多个所述第一岛形部，使该接合垫电性连接至多个所述第一岛形部，其中每一所述第一内连接结构包括至少一介层插塞。2.如权利要求1所述的接合垫结构，其特征在于，该基底内具有一电路，所述电路位于该接合垫正下方，且该接合垫与该第一本体部分别电性连接至该电路的第一信号端及第二信号端。3.如权利要求1所述的接合垫结构，其特征在于，所述接合垫结构还包括：一第二金属图案层，埋设于该介电层内，且位于该第一金属图案层正下方，该第二金属图案层包括：一第二本体部，具有与多个所述第一开口及多个所述第二开口错开排列的多个第三开口；以及多个第二岛形部，分别对应设置于多个所述第三开口内且与该第二本体部隔开；多个第二内连接结构，设置于该介电层内且分别对应于多个所述第二岛形部，使该第一本体部电性连接至多个所述第二岛形部，其中每一所述第二内连接结构包括至少一介层插塞；以及多个第三内连接结构，设置于该介电层内且分别对应于多个所述第一岛形部，使该第二本体部电性连接至多个所述第一岛形部，其中每一所述第三内连接结构包括至少一介层插塞。4.如权利要求1所述的接合垫结构，其特征在于，所述接合垫结构还包括：一第二金属图案层，埋设于该介电层内，且位于该第一金属图案层正下方，该第二金属图案层包括多个第一条形部及多个第二条形部，多个所述第一条形部及多个所述第二条形部彼此平行且交替排列，且每一所述第二条形部对准于多个所述第一岛形部中至少一个；多个第二内连接结构，设置于该介电层内且分别对应于每一所述第一条形部，使该第一本体部电性连接至多个所述第一条形部，其中每一所述第二内连接结构包括至少一介层插塞；以及多个第三内连接结构，设置于该介电层内且分别对应于每一所述第二条形部，使多个所述第二条形部电性连接至多个所述第一岛形部，其中每一所述第三内连接结构包括至少一介层插塞。5.如权利要求4所述的接合垫结构，其特征在于，该接合垫及该第一本体部具有一矩形轮廓，且多个所述第一条形部及多个所述第二条形部沿该矩形轮廓的长度方向或宽度方向平行排列。6.如权利要求4所述的接合垫结构，其特征在于，该第二金属图案层还包括一第三条形部，所述第三条形部垂直于多个所述第一条形部及多个所述第二条形部，且邻近于多个所述第一条形部及多个所述第二条形部的一端，且其中该基底内具有一电路，且该接合垫、该第一本体部以及该第三条形部分别电性连接至该电路的第一信号端、第二信号端及第三信号端。7.一种接合垫结构的制造方法，其特征在于，所述接合垫结构的制造方法包括：形成一介电层于一基底上；形...

【专利技术属性】
技术研发人员：涂祈吏，陈宏维，吕世襄，王靖雯，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：中国台湾,71