半导体装置及其制造方法制造方法及图纸

一种半导体装置，包含基底

【技术实现步骤摘要】
半导体装置及其制造方法


[0001]本专利技术涉及半导体技术，尤其设计包含隔离结构以改善基底漏电流的半导体装置及其制造方法
。

技术介绍

[0002]在半导体元件中通常包含
P
型井区和
N
型井区，具有
P
型井区和
N
型井区交错排列结构的半导体元件会因为寄生的双极性晶体管
(bipolar junction transistor
，
BJT)
的产生，而造成闩锁效应
(latch
‑
up)
，使得半导体元件的可靠度降低
。
防止闩锁效应的现有方法为加大
PN
接面之间的距离，或者在
PN
接面处形成隔离结构
。
当半导体元件的操作电压越来越高时，所需的
PN
接面之间的距离也随之增加，或者接面隔离结构的尺寸也需要变大，进而造成半导体元件的尺寸增加
。
[0003]然而，在电子产品的发展上需要让半导体元件的尺寸减小，而现有防止闩锁效应的方法无法在半导体元件的操作电压提高时不增加半导体元件的尺寸，因此业界亟需可以改善上述问题的半导体元件
。

技术实现思路

[0004]有鉴于此，本专利技术提出一种半导体装置及其制造方法，其包含隔离结构以改善基底漏电流，此半导体装置可以在操作电压提高时，不增加半导体装置的尺寸，即可让半导体装置降低寄生的双极性晶体管特性，以降低基底漏电流和防止闩锁效应，提高半导体装置的崩溃电压和可靠度，达到与使用绝缘体上覆硅
(silicon
‑
on
‑
insulator
，
SOI)
基底的半导体装置相近的隔离效果
。
[0005]根据本专利技术的一实施例，提供一种半导体装置，包括基底
、
第一埋层
、
第二埋层
、
第一井区
、
第二井区
、
深沟槽隔离结构
、
源极区
、
漏极区以及栅极电极
。
第一埋层具有第一导电类型，设置于基底中，第二埋层具有第一导电类型，设置于第一埋层上，第一井区具有第一导电类型，设置于第二埋层上方，第二井区具有与第一导电类型相反的第二导电类型，且邻接第一井区，深沟槽隔离结构设置于基底中，且围绕第一井区和第二井区，其中深沟槽隔离结构的底面低于第一埋层的底面，源极区设置于第二井区中，漏极区设置于第一井区中，栅极电极设置于第一井区和第二井区上
。
[0006]根据本专利技术的一实施例，提供一种半导体装置的制造方法，包括以下步骤：提供基底；形成第一埋层于基底中，第一埋层具有第一导电类型；形成第二埋层于第一埋层上，第二埋层具有第一导电类型；形成第一井区于第二埋层上方，第一井区具有第一导电类型；形成第二井区邻接第一井区，第二井区具有与第一导电类型相反的第二导电类型；形成深沟槽隔离结构于基底中，且围绕第一井区和第二井区，其中深沟槽隔离结构的底面低于第一埋层的底面；形成源极区于第二井区中；形成漏极区于第一井区中；以及形成栅极电极于第一井区和第二井区上
。
[0007]为了让本专利技术的特征明显易懂，下文特举出实施例，并配合所附图式，作详细说明
如下
。
附图说明
[0008]为了使下文更容易被理解，在阅读本专利技术时可同时参考图式及其详细文字说明
。
通过本文中的具体实施例并参考相对应的图式，俾以详细解说本专利技术的具体实施例，并用以阐述本专利技术的具体实施例的作用原理
。
此外，为了清楚起见，图式中的各特征可能未按照实际的比例绘制，因此某些图式中的部分特征的尺寸可能被刻意放大或缩小
。
图1是根据本专利技术第一实施例所绘示的半导体装置的剖面示意图
。
图2是根据本专利技术第二实施例所绘示的半导体装置的剖面示意图
。
图3是根据本专利技术第三实施例所绘示的半导体装置的剖面示意图
。
图
4、
图
5、
图
6、
图
7、
图8和图9是根据本专利技术一实施例所绘示的半导体装置的制造方法的中间阶段的剖面示意图
。
图
10
是根据本专利技术一些实施例的半导体装置的基底电流对应源极电压的曲线图
。
[0009]附图标号说明：
10
…
基底
100
…
半导体装置
101
…
半导体基底
103
…
第一磊晶层
105
…
第二磊晶层
107
…
第一埋层
109
…
第二埋层
111
…
第一井区
112
…
掺杂区
113
…
第二井区
114
…
基体区
115
…
第三井区
117
…
第四井区
120
…
深沟槽隔离结构
121
…
核心部
121
‑1…
下方部分
121
‑2…
上方部分
123
…
沟槽隔离部
125
…
衬层
127
…
外围部
129
…
介电隔离部
131
…
第一隔离区
132
…
第二隔离区
133
…
第三隔离区
134
…
第四隔离区
141
…
栅极电极
143
…
漏极区
145
…
源极区
147
…
绝缘层
149
…
金属层
151、153、155、157、159
…
重掺杂接触区
161、163、165、169、181
…
图案化光阻层
167
…
浅沟槽
171
…
第一介电材料层
173
…
硬屏蔽层
175
…
初始沟槽
177
…
深沟槽
178
…
沟槽
179
…
第二介电材料层
183
…
突出部分
190
…
填充材料层
192
…
栅极介电层
194
…
栅极电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体装置，其特征在于，包括：一基底；一第一埋层，具有一第一导电类型，设置于所述基底中；一第二埋层，具有所述第一导电类型，设置于所述第一埋层上；一第一井区，具有所述第一导电类型，设置于所述第二埋层上方；一第二井区，具有与所述第一导电类型相反的一第二导电类型，且邻接所述第一井区；一深沟槽隔离结构，设置于所述基底中，且围绕所述第一井区和所述第二井区，其中所述深沟槽隔离结构的底面低于所述第一埋层的底面；一源极区，设置于所述第二井区中；一漏极区，设置于所述第一井区中；以及一栅极电极，设置于所述第一井区和所述第二井区上
。2.
如权利要求1所述的半导体装置，其特征在于，所述第二埋层的掺杂浓度等于或低于所述第一埋层的掺杂浓度
。3.
如权利要求1所述的半导体装置，其中所述第一埋层的厚度大于所述第二埋层的厚度
。4.
如权利要求1所述的半导体装置，其中所述深沟槽隔离结构贯穿所述第二埋层和所述第一埋层
。5.
如权利要求1所述的半导体装置，其特征在于，还包括一第三井区，具有所述第一导电类型，围绕所述第一井区和所述第二井区，且位于所述第一井区和所述深沟槽隔离结构之间，以及位于所述第二井区和所述深沟槽隔离结构之间，其中所述第三井区的底面接触所述第二埋层的顶面，且所述第三井区的底面低于所述第一井区的底面
。6.
如权利要求5所述的半导体装置，其特征在于，所述第二井区包括两个部分，分别邻接所述第一井区的两侧，且所述第二井区的底面与所述第一井区的底面齐平，或者低于所述第一井区的底面
。7.
如权利要求1所述的半导体装置，其特征在于，所述基底包括：一半导体基底；一第一磊晶层，设置于所述半导体基底上；以及一第二磊晶层，设置于所述第一磊晶层上，其中所述第一埋层设置于所述半导体基底和所述第一磊晶层内，且所述第二埋层设置于所述第一磊晶层和所述第二磊晶层内
。8.
如权利要求7所述的半导体装置，其特征在于，所述第二磊晶层和所述第一磊晶层均具有所述第二导电类型，或者所述第二磊晶层具有所述第二导电类型，且所述第一磊晶层具有所述第一导电类型，或者所述第二磊晶层具有所述第一导电类型，且所述第一磊晶层具有所述第二导电类型
。9.
如权利要求7所述的半导体装置，其特征在于，所述深沟槽隔离结构的深度为所述第二磊晶层和所述第一磊晶层的总厚度的
1.5
倍至
2.5
倍
。10.
如权利要求1所述的半导体装置，其特征在于，所述深沟槽隔离结构包括：一核心部，包括一上方部分和一下方部分，其中所述上方部分包括一介电材料，且所述下方部分包括一多晶硅；
一衬层，包裹所述核心部；以及一外围部，围绕所述衬层和所述上方部分
。11.
如权利要求1所述的半导体装置，其特征在于，所述深沟槽隔离结构包括：一沟槽隔离部；一衬层，包裹所述沟槽隔离部；以及一介电隔离部，设置于所述沟槽隔离部正上方，其中所述介电隔离部的底面接触所述沟槽隔离部的顶面，且所述沟槽隔离部包括一多晶硅
。12.
一种半导体装置的制造方法，其特征在于，包括：提供一基底；形成一第一埋层于所述基底中，所述第一埋层具有一第一导电类型；形成一第二埋层于所述第一埋层上，所述第二埋层具有所述第一导电类型；形成一第一井区于所述第二埋层上方，所述第一井区具有所述第一导电类型；形成一第二井区邻接所述第一井区，所述第二井区具有与所述第一导电类型相反的一第二导电类型；形成一深沟槽隔离结构于所述基底中，且围绕所...

【专利技术属性】
技术研发人员：廖志成，罗宗仁，刘兴潮，李俊葳，廖学骏，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：