用于半导体封装的连接芯片焊盘的引线框架制造技术

本发明专利技术涉及一种用于半导体封装的连接芯片焊盘的引线框架。用于成型的塑料半导体封装的再分布引线框架其由导电衬底通过连续金属移除工艺形成。所述工艺包括图案化衬底的第一侧以形成由沟道隔离的连接盘阵列；将第一成型化合物设置在那些沟道内；图案化衬底的第二侧以形成芯片附着点阵列和电互连连接盘阵列与芯片附着点阵列的路径电路；直接将半导体装置上的输入/输出焊盘电互连到芯片附着点；以及用第二成型化合物密封半导体装置、芯片附着点阵列和路径电路。本工艺尤其适于制造芯片级封装和非常薄的封装。

【技术实现步骤摘要】
用于半导体封装的连接芯片焊盘的引线框架本分案申请是基于申请号为201110265774.3，申请日为2011年7月26日，专利技术名称为“用于半导体封装的连接芯片焊盘的引线框架”的中国专利申请的分案申请。
本专利技术涉及一种用于成型塑料封装的引线框架，该类型的成型塑料封装密封一个或多个半导体装置。更具体地，引线框架由单个导电衬底通过选择性图案化外部引线端、路径电路和内部引线端的连续金属移除工艺来形成。
技术介绍
一种类型的用于包装半导体装置的封装是成型塑料封装。半导体装置被包装在一块提供环境保护的聚合体树脂中。电信号通过多个不同的导电结构在半导体装置和例如为印刷电路板(“PCB”)的外部电路之间传输。在引线式封装中，导电引线框架具有内部引线端和相对的外部引线端。典型地通过化学蚀刻来形成引线框架配置。从蚀刻因素考虑，将内部引线端的间距(pitch)限定至约引线框架的厚度。结果是，引线与半导体装置之间限定有一距离且通过小直径导线电互连至半导体装置上的输入/输出焊盘。引线从内部引线端向外延伸以端接至焊接到外部电路接触焊盘的外部引线端。这种类型的引线式封装占用的脚印(印刷电路版或者其它外部结构上的表面区域)远大于半导体装置的脚印。在半导体封装产业中存在这样一种需求：减小半导体封装的脚印，目标是获得封装脚印不大于半导体装置脚印的芯片级封装。在引线式封装中，内部引线处的接合焊盘间距和用于电路板附着的封装外部的连接盘(land)间距之间总具有颇大的差异。接合焊盘间距趋向于获得较好的几何结构以最大化地利用硅片实际占用面积，而电路板级间距为PCB布线和焊接保留更宽间隔。引线框架的从芯片接合焊盘间距至外部连接盘间距的输出端导致封装比半导体装置占用更大的脚印。这与芯片级封装(“CSP”)的概念和需求相反。向CSP的发展趋势促使“阵列”封装的发展，其具有以合适的电路板附着间距的栅格阵列方式安排的外部连接盘。这种栅格阵列被限制在芯片的脚印之内。然而，这种封装要求通过使用接口将半导体装置接合焊盘连接到所期望的连接盘位置，该接口通常称为内插器(interposer)。如在美国专利No.6,477,034中所公开的，内插器是多层，通常是薄2层或3层的、能够实现间距输出和电路连接的柔性或类似衬底。在此合并引入美国专利No.6,477,034全部内容作为参考。内插器并不是优选的。除了主要的成本增加之外，在封装组装时还需要额外的处理步骤。球形栅格阵列(“BGA”)封装使用印刷电路板衬底用于电路布线和用于支撑连接盘在应用界限内的重新定位，即折衷布线特征/能力上的技术限制对抗板附着热焊接的限制。为了实现密集封装和连接盘的定位，许多BGA衬底利用具有通孔的多层配置。然而，使用这种BGA衬底和额外的通孔极大地增加了成本和处理步骤。McLellan等的美国专利No.6,498,099中公开了一种用来制造方形扁平无引脚式(“QFN”)封装的引线框架的方法，在此合并引入其全部内容作为参考。部分蚀刻导电衬底的第一侧以限定出焊盘附着和内部引线端。半导体装置接合到部分被限定的焊盘附着且通过打线等电互连到部分被限定的内部引线端。然后将半导体装置、部分被限定的焊盘附着、部分被限定的内部引线和打线密封在聚合成型树脂内。然后蚀刻导电衬底的相对的第二侧以电隔离焊盘附着和内部引线端以及限定出外部引线端。共有的美国专利号6,812,552公开了另一种用于制造QFN封装的方法，且在此合并引入其全部内容作为参考。已经授权为美国专利No.6,812,552的申请在2003年10月30日公开，其美国专利申请公开号为US2003/0203539A1。然而，仍然存在对制造这样一种芯片级和其它半导体封装的方法的需求：其具有正确定位的内部和外部引线端以及路径电路，其不需要复杂的制造步骤或包含附加的内插器电路。进一步地存在对通过这种方法所制造的封装的需求。
技术实现思路
根据本专利技术的第一实施例，提供了一种用于包装至少一个半导体装置的封装。该封装包括具有相对第一和第二侧的引线框架。引线框架的第一侧具有平坦的第一侧表面和连接盘(land)阵列，每个连接盘的表面包括一部分第一侧表面；连接盘适合接合到外部电路且被安排成第一图案。引线框架的第二侧具有平坦的第二侧表面和芯片附着点阵列。每个芯片附着点包括一部分第二侧表面。芯片附着点被安排成第二图案且直接电互连到半导体装置上的输入/输出焊盘。多个电隔离的路径电路位于引线框架的第二侧上。每个路径电路具有包括一部分第二侧表面且与芯片附着点共面的表面、电互连连接盘阵列和芯片附着点阵列的独立组合。连接盘和芯片附着点由单片电路导电结构形成。设置在引线框架第一侧上以及各个连接盘之间的第一成型化合物具有包括一部分第一侧表面的表面。第二成型化合物密封半导体装置、芯片附着点阵列和路径电路。根据本专利技术的另一个实施例，用于包封至少一个半导体装置的封装具有引线框架、芯片附着点、以及上述路径电路，但是第一成型化合物的表面相对于平坦的第一侧表面凹进。因而连接盘在封装和外部印刷电路板之间具有离开(stand-off)距离。根据本专利技术额外实施例，用于包封至少一个半导体装置的封装具有引线框架、芯片附着点、以及如关于第一实施例所描述的路径电路，除了芯片附着点并不与路径电路共面，而是从第二侧表面突出。半导体装置和路径电路之间增加的间隔促进了第二成型化合物在装置内侧的流动。根据本专利技术的进一步的实施例，用于包封至少一个半导体装置的封装具有引线框架、芯片附着点、以及如关于第一实施例所描述的路径电路，除了第一成型化合物的表面相对于平坦的第一侧表面凹进以使得连接盘具有离开距离、以及芯片附着点不与路径电路共面，而是从第二侧表面突出。根据本专利技术的再一实施例，提供了一种包括具有相对第一和第二侧的引线框架的封装。引线框架的第一侧具有平坦的第一侧表面和连接盘阵列，每个连接盘的表面包括一部分第一侧表面；连接盘适合接合到外部电路且被安排成第一图案。引线框架的第二侧具有平坦的第二侧表面，其含有一芯片焊盘和一引线接合点阵列。每个引线接合点可以包括一部分第二侧表面。引线接合点被安排成第二图案且直接电互连到半导体装置上的输入/输出焊盘。多个与芯片焊盘共面的电隔离的路径电路位于引线框架的第二侧上。每个路径电路具有包括一部分第二侧表面且与引线接合点共面的表面、电互连连接盘阵列和引线接合点阵列的独立组合。连接盘和引线接合点由单片电路导电结构形成。设置在引线框架第一侧上以及单个连接盘之间的第一成型化合物具有包括一部分第一侧表面的表面。第二成型化合物密封半导体装置、芯片焊盘、引线接合点阵列和路径电路。根据本专利技术的另外的实施例，封装包括如上所述的引线框架和引线接合点，但是在引线框架的第二侧上以非导电层代替芯片焊盘。半导体装置设置在非导电层上，且引线接合连接被设置到装置。至少一个路径电路在非导电层之下延伸，且至少一个连接盘位于第一侧表面的对应于由半导体装置覆盖的那部分第二侧表面的部分上，所以至少一个电导体在半导体装置之下从第一侧表面延伸到第二侧表面且电连接到在非导电层之下延伸的路径电路。根据这些实施例，容易地提供了芯片级封装和包封多个装置的封装。此外，引线框架可以由单片电路导电结构形成且由第一成型化合物支撑。这导致引线框架坚固耐用且较本文档来自技高网...

【技术保护点】
一种用于包封至少一个半导体装置(28)的封装(138)，包括：引线框架，所述引线框架包含导电衬底且具有相对的第一和第二侧，所述引线框架的所述第一侧具有平坦的第一侧表面(121)和连接盘(14)阵列，每个所述连接盘的表面包括一部分所述第一侧表面，所述连接盘适于接合到外部电路且安排成第一图案，以及所述引线框架的所述第二侧具有平坦的第二侧表面(122)和芯片附着点(124)阵列，每个所述芯片附着点包括一部分所述第二侧表面，所述芯片附着点安排成第二图案且通过互连(30)直接电互连到所述至少一个半导体装置(28)上的输入/输出焊盘，所述芯片附着点设置成与所述输入/输出焊盘相对，和多个电隔离的路径电路(26)，其每个具有包括一部分所述第二侧表面且与所述芯片附着点(124)共面的表面，且其电互连所述连接盘(14)阵列和所述芯片附着点(124)阵列的独立组合；第一成型化合物(18)，其设置在所述引线框架的所述第一侧上且位于所述连接盘(14)阵列的各个连接盘之间，所述第一成型化合物具有包括一部分所述第一侧表面(121)的表面；以及第二成型化合物(36)，其密封所述至少一个半导体装置(28)、所述芯片附着点(124)阵列和所述路径电路(26)，其中所述连接盘和所述芯片附着点由单片导电结构形成，所述连接盘(14)阵列具有的横向范围大于或等于所述芯片附着点(124)阵列的横向范围，且该第二成型化合物不延伸到该引线框架的第一侧。...

【技术特征摘要】
2010.07.26 US 12/843,1831.一种用于包封至少一个半导体装置(28)的封装(138)，包括：引线框架，所述引线框架包含导电衬底且具有相对的第一和第二侧，所述引线框架的所述第一侧具有平坦的第一侧表面(121)和连接盘(14)阵列，每个所述连接盘的表面包括一部分所述第一侧表面，所述连接盘适于接合到外部电路且安排成第一图案，以及所述引线框架的所述第二侧具有平坦的第二侧表面(122)和芯片附着点(124)阵列，每个所述芯片附着点包括一部分所述第二侧表面，所述芯片附着点安排成第二图案且通过互连(30)直接电互连到所述至少一个半导体装置(28)上的输入/输出焊盘，所述芯片附着点设置成与所述输入/输出焊盘相对，和多个电隔离的路径电路(26)，其每个具有包括一部分所述第二侧表面且与所述芯片附着点(124)共面的表面，且其电互连所述连接盘(14)阵列和所述芯片附着点(124)阵列的独立组合；第一成型化合物(18)，其设置在所述引线框架的所述第一侧上且位于所述连接盘(14)阵列的各个连接盘之间，所述第一成型化合物具有包括一部分所述第一侧表面(121)的表面；以及第二成型化合物(36)，其密封所述至少一个半导体装置(28)、所述芯片附着点(124)阵列和所述路径电路(26)，其中所述连接盘和所述芯片附着点由单片导电结构形成，所述连接盘(14)阵列...

【专利技术属性】
技术研发人员：R·S·S·安东尼奥，A·苏巴吉奥，S·伊斯拉姆，
申请(专利权)人：宇芯毛里求斯控股有限公司，
类型：发明
国别省市：毛里求斯,MU