本公开涉及具有电磁屏蔽的半导体器件封装。半导体器件的封装包括对RF干扰进行屏蔽。该封装具有引线框，引线框具有引线和连杆。引线具有连接到器件的内端和具有处于封装侧面的暴露面的外端。连杆也包含具有处于封装侧面的暴露面的端。覆盖引线框的模制料形成侧面的一部分。导电屏蔽物形成封装的顶表面，并且由此向下延伸以形成封装侧面的上部。连杆端处的暴露面具有比引线端的暴露面的上边缘高的上边缘。因此，屏蔽物与邻近其暴露面的连杆电接触，而与引线电隔离。
【技术实现步骤摘要】
本公开涉及半导体器件的封装。更具体地，本公开涉及屏蔽了电磁干扰(EMI)的四方扁平无引线(QFN)半导体器件封装。
技术介绍
在基于引线框的半导体器件封装中，通过导电引线框在至少一个半导体器件和诸如印刷电路板的外部电路之间传输电信号。引线框包括多根引线，每一根具有内引线端和相对的外引线端。内引线端与器件上的输入/输出焊盘电连接，并且外引线端提供封装体之外的端子。在外引线端终止在封装体面上的情况下，封装被称为“无引线”封装。公知的无引线封装的示例包括四方扁平无引线(QFN)封装，其具有设置在正方形封装体底部的外缘周围的四组引线。在本申请人一同拥有的、于2004年8月11日提交的美国专利No. 7563648 中公开了 QFN封装以及制造该封装的方法，该专利在此通过引用而将其全部内容并入。在无引线封装中，通常使用导线接合(wire bonding)法、载带自动键合(TAB)法或者倒装芯片法将半导体器件连接到内引线端。在导线接合或者TAB法中，内引线端在距离器件的一定距离上终止，并且通过细直径导线或者导电带与器件顶上的输入/输出(I/ 0)焊盘电互连。可以由引线围绕的支撑焊盘来支撑器件。在倒装芯片法中，引线框的内引线端在器件下延伸，并且倒装器件，以便器件上的I/O焊盘通过直接电连接(例如，焊料连接)接触内引线端。在现代封装技术中，使用互连的引线框矩阵来允许同时制造多个封装。这类技术通常包括使用焊料、环氧树脂、双面粘合带等将器件紧固到矩阵中每个引线框的中央支撑焊盘。接下来，将每个引线框的引线导线接合到器件上的I/O焊盘。在导线接合后，使用例如转移或者注入模制工艺将器件、键合导线和引线的至少一部分包封在塑料中。接下来，通过锯切或者冲压将封装单元化(Singulate)，露出每个封装的引线的剩余部分以电连接到外部电路。在图IA中示出了典型的单元化的QFN封装(其中使用导线接合技术连接器件) 的截面图。器件1通过粘合层2紧固到支撑焊盘3 ；导线4将器件顶表面上的I/O焊盘连接到引线14。通过模制料(m0ldingC0mp0imd)5(例如，聚合树脂)覆盖器件、导线接合连接和引线。接下来，通过刀片、喷水器等锯切将封装11与相邻封装分离；锯切操作使得封装面和引线14的一部分露出。如图IB中所示，在另一种QFN封装布置中，封装12具有与封装11类似的特征，除了蚀刻引线15以在锯切之前去除它们厚度的大约一半。引线15因而被称为“半蚀刻”引线，而引线14是“全”引线。模制料5覆盖引线，以使得封装12 (在被单元化之后)具有模制料而非导电材料的角17。图IC中示出了具有全引线并且由冲压工艺单元化的QFN封装。在封装13中，模制料具有斜边18并且引线16的顶表面的一部分露出。在封装Il-I3中，半导体器件1密封在模制料5中(例如，树脂聚合物块)，其提供器件的环境保护。然而，这类设备仍然易于受到电磁干扰(EMI)、特别是降低器件性能的射频(RF)干扰的影响。因此，期望提供具有EMI屏蔽和环境屏蔽的半导体器件封装。在上述QFN封装中，提供RF屏蔽提出了可以结合图2理解的挑战。图2示出了在单元化之前具有相邻角的4个封装的俯视图。每个封装具有器件支撑焊盘21和引线22 (图 2中仅示出了与每个焊盘相对的四根引线)。焊盘21通过连杆25连接；引线通过连杆观连接。焊盘通常与连杆共面并且与引线的相邻端共面(例如，在封装11中焊盘3的顶表面 8与引线14的顶表面9共面)。有效的RF屏蔽物应当与焊盘电接触，但不与共面引线电接触。在单元化之后(沿着边界线沈切割并由此去除连杆观)，每个封装将具有分别与引线 22和连杆25 —同在23和27露出的面。期望为封装提供RF屏蔽物，以使得器件的上面和下面都被屏蔽，即，在避免与引线短路的同时覆盖模制料的顶部并且还连接到导电支撑焊ο
技术实现思路
根据本公开的一个方面，提供了一种具有对RF干扰的屏蔽的半导体器件的封装。 该封装包括具有引线和连杆的引线框。引线具有连接到器件的内端和具有暴露面的延伸到封装侧面的外端。连杆具有延伸到封装侧面、也具有暴露面的端。模制料覆盖引线框并且形成封装侧面的一部分。导电屏蔽物覆盖引线框上面的模制料以形成封装的顶表面。连杆的该端的暴露面具有相对于引线的该端的暴露面的上边缘垂直位移的上边缘。因此，屏蔽物与邻近其暴露面的连杆电接触，而与引线电隔离。根据本公开的另一方面，一种制造半导体器件的封装的方法包括一下步骤提供包括引线和连杆的引线框，其中引线和连杆的每一个具有顶表面和底表面。在引线和连杆它们各自的外端处(邻近引线框的边界)形成凹槽；在引线中相对于其顶表面形成凹槽，并且在连杆中相对于其底表面形成凹槽。施加模制料以覆盖引线框。接下来，执行切割处理以形成切口，该切口部分垂直地延伸穿过引线框边界上的模制料并且与第一和第二凹槽对齐，从而露出连杆的一部分。形成覆盖模制料并且处于切口的两侧和底部的导电屏蔽材料层，以使屏蔽材料与连杆的暴露部分电接触。接下来，在引线框的边界且与切口对齐地执行单元化处理，从而形成封装侧面。封装侧面因而包括设置在其上部、模制料的暴露部分、弓丨线外端的暴露面和连杆该端的暴露面上的屏蔽材料。在上述方法中，可以使用块料模制(block mold)工艺施加模制料。又根据本公开的另一方面，使用口袋模制(pocket mold)工艺施加模制料，以使模制料不覆盖引线框邻近引线框边界的部分。因此，在无需切割处理的情况下，导电屏蔽材料层接触引线框的该部分。可以通过锯切或者冲压执行随后的单元化处理。在以下的附图和说明书中阐述了本专利技术各个实施例的细节。通过说明书、附图和权利要求，本专利技术的其它特征、目的和优点将会明显。附图说明图IA示意性地例示了具有全引线并且通过锯切单元化的QFN封装的截面图。图IB示意性地例示了具有半蚀刻引线并且通过锯切单元化的QFN封装的截面图。图IC示意性地例示了具有全引线并且通过冲压单元化的QFN封装的截面图。图2示意性地例示了在单元化之前具有相邻角的4个封装的俯视图。图3A和;3B分别例示了根据本公开实施例的引线和连杆的半蚀刻。图4A-4F例示了根据本公开实施例的受屏蔽且被单元化的器件封装的形成。图5A和5B分别是图4D的部分锯切在引线和连杆处的局部视图。图5C和5D分别是与图5A和5B相比更深的部分锯切在引线和连杆处的局部视图。图6A和6B分别是具有图4F的窄锯切的图5A和5B的引线和连杆的局部视图。图6C和6D分别是具有图4F的窄锯切的图5C和5D的引线和连杆的局部视图。图7是根据本公开实施例的半导体器件封装的引线框的俯视立体图。图8是图7的引线框的角的局部视图。图9是示出根据本公开实施例的具有电磁屏蔽的封装的角的局部视图。图IOA和IOB例示了根据本公开实施例的受屏蔽的器件封装的形成，其中使用块料模制工艺形成封装。图IlA和IlB例示了根据本公开另一实施例的受屏蔽的器件封装的形成，其中使用口袋模制工艺形成封装。图12例示了根据本公开又另一实施例的受屏蔽的器件封装的形成，其中使用口袋模制工艺形成封装。具体实施例方式根据本公开的实施例，形成具有半蚀刻引线和半蚀刻连杆的QFN封装。图3A示出了相邻引线框的引线22 ；在单元化处理中沿着边界沈分离这些引线。从顶本文档来自技高网...
【技术保护点】
【技术特征摘要】
2010.11.24 US 12/953,5781.一种半导体器件的封装，包含 引线框，包括引线，具有连接到所述器件的内端和延伸到所述封装的侧面的外端，所述引线的所述外端具有在所述封装的所述侧面露出的第一表面，以及连杆，具有延伸到所述封装的所述侧面的一端，所述连杆的所述端具有在所述封装的所述侧面露出的第二表面；模制料，覆盖所述引线框并且形成所述封装的所述侧面的一部分；以及导电屏蔽物，覆盖所述引线框上方的所述模制料以形成所述封装的顶表面并且由此向下延伸以形成所述封装的所述侧面的上部，其中所述第二表面具有相对于所述第一表面的上边缘垂直位移的上边缘，以及所述屏蔽物与邻近所述第二表面的所述连杆电接触，而与所述引线电隔离。2.如权利要求1所述的封装，还包含连接到所述连杆并由此连接到所述屏蔽物的用于所述器件的支撑焊盘。3.如权利要求2所述的封装，还包含所述半导体器件，所述半导体器件附着于所述支撑焊盘并且电连接至所述弓I线。4.如权利要求1所述的封装，其中所述引线框具有顶表面和底表面，所述引线和所述连杆的顶表面和底表面除了凹槽部分之外分别与所述引线框的所述顶表面和所述底表面共面。5.如权利要求4所述的封装，其中所述引线的所述外端具有相对于所述引线框的所述顶表面的凹槽部分，以使所述第一表面邻近所述引线框的所述底表面，而所述第一表面的所述上边缘低于所述弓I线框的所述顶表面。6.如权利要求5所述的封装，其中所述凹槽部分的顶表面低于所述连杆的所述顶表面。7.如权利要求4所述的封装，其中所述连杆的至少一个端部分具有相对于所述引线框的所述底表面的凹槽部分，以使所述第二表面邻近所述引线框的所述顶表面，而所述第二表面的下边缘在所述弓I线框的所述底表面之上。8.如权利要求1所述的封装，其中所述屏蔽物覆盖所述连杆在所述封装的所述侧面的所述端的一部分。9.如权利要求4所述的封装，其中所述引线框具有由其所述顶表面和所述底表面之间的距离给出的厚度， 所述弓I线的所述外端相对于所述弓I线框的所述顶表面凹入接近所述厚度一半，并且所述连杆的所述端相对于所述引线框的所述底表面凹入接近所述厚度一半。10.如权利要求ι所述的封装，还包含所述半导体器件，所述半导体器件以倒装芯片的布置附着于所述引线。11.如权利要求10所述的封装，还包含连接到所述连杆且与所述半导体器件相对、并且与其分开的导体。12.一种制造半导体器件的封装的方法，包含提供包括引线和连杆的引线框，所述引线框具有顶表面和底表面，在邻近所述引线框的边界的所述引线的外端处形成所述引线中相对于所述顶表面的第一凹槽；在邻近所述引线框的边界的所述连杆的至少一端处形成所述连杆中相对于所述底表面的第二凹槽；施加覆盖所述引线框的模制料；执行切割处理以形成切口，该切口部分垂直地延伸穿过位于所述引线框的所述边界上的所述模制料并且与所述第一凹槽和所述第二凹槽...
【专利技术属性】
技术研发人员：R·S·圣安东尼奥，M·H·麦克埃里格哈恩，A·苏巴吉奥，A·C·托里亚加，
申请(专利权)人：宇芯毛里求斯控股有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。