一种用于半导体共晶工艺封装的背锡芯片制造技术

本实用新型专利技术公开一种用于半导体共晶工艺封装的背锡芯片，其以锡来代替芯片背面贵金属金，从而达到降低成本的目的。本实用新型专利技术的一种用于半导体共晶工艺封装的背锡芯片，其包括封装胶体、若干芯片以及引线框架，所述引线框架上设有芯片座以及引脚，芯片设于芯片座上，芯片与引脚通过导线电连接，所述芯片由所述封装胶体封装；其中，所述芯片与芯片座接触的一面设有锡接触层。本实用新型专利技术采用锡接触层代替原来的金接触层，不仅降低了芯片的价格，也使得芯片的装贴温度大大降低，实现了低温共晶。

【技术实现步骤摘要】
一种用于半导体共晶工艺封装的背锡芯片
本技术涉及半导体共晶工艺，具体涉及一种用于半导体共晶工艺封装的背锡-H-* I I心/T O
技术介绍
在半导体封装工艺中贴片工艺主要分为银胶贴片工艺与共晶贴片工艺两种方式。其中，贴片，是将芯片置于框架的指定位置、使芯片背面与框架表面相连接。银胶贴片，以银胶为媒介在规定的参数规格内让芯片与框架表面连接的工艺。共晶贴片，在规定的参数规格内让芯片背面金属与框架表面金属连接的工艺。由以上可知在半导体封装工艺中贴片是非常重要的工艺之一。其中，银胶贴片由于银胶生产成本高、生产速度慢(设备需要配合做出点胶动作的部件予以配合完成点胶过程)，从而应用受到限制，因此在分离器件封装中共晶贴片得到了广泛应用，共晶贴片可以不需要以银胶作为媒介利用芯片背面金属在规定的参数规格内让芯片背面金属与框架表面金属连接，与此同时生产效率得到大幅提升。参照图1和图2，目前，一般芯片101的表层具有铝焊接层102，芯片101的背面具有金接触层103，该金接触层103(背金)主要以贵金属黄金组成，在竞争日趋激烈的情况下，降低生产成本是各企业面临的难关之一。
技术实现思路
因此，针对上述的问题，本技术提出一种用于半导体共晶工艺封装的背锡芯片，以锡来代替芯片背面贵金属金，从而降低成本，解决现有技术之不足。为了解决上述技术问题，本技术所采用的技术方案是，参见图3，一种用于半导体共晶工艺封装的背锡芯片，包括封装胶体、若干芯片以及引线框架，所述引线框架上设有芯片座以及引脚，芯片设于芯片座上，芯片与引脚通过导线电连接，所述芯片由所述封装胶体封装；其中，所述芯片与芯片座接触的一面(即芯片背面)设有锡接触层，即其以锡来代替原来芯片背面的贵金属金，从而达到降低成本的目的。优选的，所述锡接触层的厚度范围为 0.1 μ m ?0.8 μ m。另外，所述芯片还设有阻挡层，该阻挡层设于锡接触层之上，用于避免芯片表层的金属扩散，且使得芯片在共晶封装时能与基岛面形成良好的欧姆接触。优选的，所述阻挡层为铜合金层。传统芯片是背层金属是黄金，黄金是紧缺资源，价格昂贵，相对而言，锡的价格要便宜很多。本技术采用锡接触层代替原来的金接触层，不仅降低了芯片的价格，也使得芯片的装贴温度大大降低，实现了低温共晶，这样在框架的材料选择上也变得更为宽绰，使得铜框架的共晶工艺成为可能，相对以前的铁镍合金框架使得其制造价格更为便宜。同时，锡接触层之上设置的阻挡层很好的避免了芯片表层的金属扩散，且使得芯片在共晶封装时能与基岛面形成良好的欧姆接触，具有很好的实用性。本技术结构简单，易于实现。【附图说明】图1为现有技术的芯片俯视图；图2为现有技术的芯片侧视图；图3为本技术的引线框架示意图；图4为本技术的芯片侧视图。【具体实施方式】现结合附图和【具体实施方式】对本技术进一步说明。参照图3和图4，本技术的一种用于半导体共晶工艺封装的背锡芯片，包括封装胶体(图上未示出)、芯片2以及引线框架3，所述引线框架3上设有芯片座4以及引脚5，芯片2设于芯片座4上，芯片2与引脚5通过导线电连接，所述芯片2由所述封装胶体封装；其中，所述芯片2的表层具有铝焊接层21，所述芯片2与芯片座4接触的一面(即芯片2背面)设有锡接触层22，即其以锡来代替原来芯片2背面的贵金属金，从而达到降低成本的目的。优选的，所述锡接触层的厚度范围为0.1ym?0.8 μπι。另外，所述芯片2还设有阻挡层23，该阻挡层23设于锡接触层22之上，用于避免芯片表层的金属扩散，且使得芯片在共晶封装时能与基岛面形成良好的欧姆接触。优选的，所述阻挡层23为铜合金层。上述方案中，用锡来代替芯片背面的贵金属金，从而降低成本。传统芯片是背层金属是黄金，黄金是紧缺资源，价格昂贵，相对而言，锡的价格要便宜很多。本技术采用锡接触层代替原来的金接触层，不仅降低了芯片的价格，也使得芯片的装贴温度大大降低，实现了低温共晶，这样在框架的材料选择上也变得更为宽绰，使得铜框架的共晶工艺成为可能，相对以前的铁镍合金框架不仅价格便宜，而且还由于铜的优良导电导热性能提升了产品的电性能，同样型号的芯片在换装铜框架后导电电阻会减低10%?15%，使同样外形器件电流能力获得提升同样变得轻而易举。同时，锡接触层之上设置的阻挡层很好的避免了芯片表层的金属扩散，且使得芯片在共晶封装时能与基岛面形成良好的欧姆接触，具有很好的实用性。尽管结合优选实施方案具体展示和介绍了本技术，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本技术的精神和范围内，在形式上和细节上可以对本技术做出各种变化，均为本技术的保护范围。本文档来自技高网...

【技术保护点】
一种用于半导体共晶工艺封装的背锡芯片，其特征在于：包括封装胶体、若干芯片以及引线框架，所述引线框架上设有芯片座以及引脚，芯片设于芯片座上，芯片与引脚通过导线电连接，所述芯片由所述封装胶体封装；其中，所述芯片与芯片座接触的一面设有锡接触层。

【技术特征摘要】
1.一种用于半导体共晶工艺封装的背锡芯片，其特征在于:包括封装胶体、若干芯片以及引线框架，所述引线框架上设有芯片座以及引脚，芯片设于芯片座上，芯片与引脚通过导线电连接，所述芯片由所述封装胶体封装；其中，所述芯片与芯片座接触的一面设有锡接触层。2.根据权利...

【专利技术属性】
技术研发人员：陈林，朱仕镇，韩壮勇，郑天凤，朱文锋，任书克，刘志华，曹丙平，王鹏飞，周贝贝，张团结，朱海涛，吕小奖，
申请(专利权)人：深圳市三联盛半导体有限公司，
类型：新型
国别省市：广东;44