包括半导体芯片和接线的器件制造技术

本发明专利技术的各实施方式总体上涉及包括半导体芯片和接线的器件。具体地，涉及一种器件，包括载体、布置在所述载体之上的第一半导体芯片和布置在所述载体之上的第一导电元件。该器件进一步包括电耦合至所述第一导电元件的第一接线以及电耦合至所述第一导电元件和所述第一半导体芯片的第二接线。所述第一导电元件被配置为在所述第一接线与所述第二接线之间转发电信号。

【技术实现步骤摘要】
包括半导体芯片和接线的器件
本专利技术涉及包括半导体芯片和接线（wire）的器件。本专利技术进一步涉及用于制造此类器件的方法。
技术介绍
电子器件可以包括一个或多个半导体芯片。半导体芯片可以被电连接至接线。器件以及用于制造器件的方法不断得到改进。可能期望改进器件的性能和质量。具体地，可能期望避免如在器件操作期间短路的不良效果。
技术实现思路
根据本专利技术的一方面，提供一种器件，包括：载体；布置在所述载体之上的第一半导体芯片；布置在所述载体之上的第一导电元件；电耦合至所述第一导电元件的第一接线；以及电耦合至所述第一导电元件和所述第一半导体芯片的第二接线，其中所述第一导电元件被配置为耦合所述第一接线与所述第二接线之间的电信号。根据本专利技术的另一方面，提供一种方法，包括：将半导体芯片布置在载体之上；将导电元件布置在所述载体之上；将第一接线电耦合至所述导电元件；以及将第二接线电耦合至所述导电元件和所述半导体芯片，其中所述导电元件被配置为在所述第一接线与所述第二接线之间转发电信号。根据本专利技术的另一方面，提供一种器件，包括：载体；布置在所述载体之上的第一半导体芯片；布置在所述载体之上的第二半导体芯片；布置在所述载体之上的导电元件；第一接触元件；第二接触元件；第一接线，电耦合至所述导电元件和所述第一接触元件；第二接线，电耦合至所述导电元件和所述第一半导体芯片；以及第三接线，电耦合至所述第二半导体芯片和所述第二接触元件，其中所述第一接线向所述载体上的几何投射、所述第二接线向所述载体上的几何投射、以及所述第三接线向所述载体上的几何投射不交叉，并且所述第一接触元件与所述第一半导体芯片之间的虚直线向所述载体上的的几何投射和所述第三接线向所述载体上的所述几何投射包括交叉。根据本专利技术的另一方面，提供一种器件，包括：载体，包括连接焊盘以及第一裸片焊盘和第二裸片焊盘；布置在所述载体的所述第一裸片焊盘之上的第一垂直功率半导体芯片，所述第一芯片包括在所述第一芯片的面向所述载体的第一主表面处的第一接触、在所述第一芯片的与第一主表面相对的第二主表面处的第二接触、以及在所述第一芯片的所述第二主表面处的第三接触，所述第三接触包括控制接触；布置在所述载体的所述第二裸片焊盘之上的第二垂直功率半导体芯片，所述第二芯片包括在所述第二芯片的面向所述载体的第一主表面处的第一接触、在所述第二芯片的与第一主表面相对的第二主表面处的第二接触、以及在所述第二芯片的所述第二主表面处的第三接触，所述第三接触包括控制接触；第一接线，电耦合在所述第一芯片的所述第三接触与所述载体的所述连接焊盘之间；第二接线，电耦合在所述载体的所述连接焊盘与所述器件的外部控制端子之间，其中所述第二芯片的所述第三接触电耦合至所述器件的所述外部控制端子。附图说明附图被包括以用于提供对各方面的进一步理解，并且被并入以及构成本说明书的一部分。附图图示了各方面并且与说明书一起用于解释各方面的原理。其他方面以及各方面的许多潜在优势通过参考以下详细说明变得更容易理解。附图的各元件没有必要相对于彼此按比例。相似的参考标号可以指定对应的相似部分。图1示意性图示了根据本公开的器件100的截面图；图2A至图2D示意性图示了根据本公开用于制造器件200的方法的截面图；图3A示意性图示了器件300的俯视图；图3B示意性图示了器件300的截面图；图4示意性图示了根据本公开的器件400的俯视图；图5示意性图示了根据本公开的器件500的俯视图；图6示意性图示了根据本公开的器件600的俯视图；图7示意性图示了根据本公开的器件700的俯视图；图8示意性图示了根据本公开的导电元件800的截面图；图9示意性图示了根据本公开的导电元件900的截面图；图10示意性图示了根据本公开的器件1000的俯视图。具体实施方式在以下详细描述中，对形成其一部分的附图进行参考，其中通过图示的方式示出了可以实践本专利技术的各特定方面。对此，定向术语（诸如，“顶部”、“底部”、“前部”、“后部”等）可以针对所描述的特征的定向进行使用。由于所描述的器件的各部件按多个不同定向进行定位，因此定向术语可以用于图示的目的而不是用于限制。应当理解，可以利用其他方面，并且可以在不脱离本专利技术范围的前提下进行结构或逻辑改变。因此，以下详细描述并非用于限制，本专利技术的范围由所附权利要求书限定。如本说明书所采用的，术语“耦合”和/或“电耦合”并非意味着元件必须直接耦合在一起。中间元件可以被提供在“耦合”或“电耦合”元件之间。这里描述了器件以及用于制造此类器件的方法。应当理解，结合所描述的器件做出的论述还可以适用于对应的方法，反之亦然。例如，如果描述了器件的特定部件，用于制造该器件的对应方法可以包括以适当方式提供该部件的步骤，即使此方法步骤没有被明确描述或在附图中图示。另外，应当理解，除非另外明确指出，这里所描述的各示例性方面的特征可以彼此组合。这里所描述的器件可以包括载体，其上（或上面）可以布置半导体芯片。该载体可以由金属、合金、电介质、塑料、陶瓷或其组合制成。该载体可以具有同质结构，但是也可以提供如具有电重分布功能的传导路径的内部结构。针对此类载体的示例为裸片焊盘、包括裸片焊盘的引线框、或者包括一个或多个重分布层的陶瓷衬底。这里所描述的器件可以包括一个或多个半导体芯片。半导体芯片可以是不同的类型、可以通过不同的技术制造，并且可以包括例如集成电路或无源元件、光电电路或无源元件或者机电电路或无源元件。集成电路例如可以被设计为逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储器电路或集成无源元件。另外，半导体芯片可以被配置为所谓的MEMS（微机电系统），并且可以包括微机械结构，诸如桥、膜或舌结构（tonguestructure）。半导体芯片可以被配置为传感器或激励器（actuator），例如，压力传感器、加速度传感器、旋转传感器、磁场传感器、电磁场传感器、麦克风等。半导体芯片不需要由特定半导体材料（例如，Si、SiC、SiGe、GaAs）制造，并且还可以包含不是半导体的无机和/或有机材料（诸如，例如绝缘体、塑料或金属）。此外，半导体芯片可以被封装或未封装。例如，半导体芯片可以是或可以包括一个或多个功率半导体芯片。半导体芯片可以具有垂直结构，即可以以如下方式制作半导体芯片，在该方式中，电流可以在垂直于半导体芯片的主面的方向上流动。具有垂直结构的半导体芯片可以在其两个主面（即，其顶侧和底侧）上具有电极。具体地，功率半导体芯片可以具有垂直结构，并且可以在两个主面上具有负载电极。垂直功率半导体芯片例如可以被配置为功率MOSFET（金属氧化物半导体场效应晶体管）、IGBT（绝缘栅双极型晶体管）、JFTE（结型栅极场效应晶体管）或功率双极型晶体管。例如，功率MOSFET的源极电极和栅极电极可以位于一面，而功率MOSFET的漏极电极可以布置在另一面。另外，这里所描述的器件可以包括集成电路以用于控制功率半导体芯片的集成电路。半导体芯片可以具有接触焊盘（或者接触元件或接触端子或接触电极），其可以允许与半导体芯片中包括的集成电路进行电接触。针对功率半导体芯片的情况，接触焊盘例如可以对应于栅极电极或源极电极。接触焊盘可以包括可以应用于半导体材料的一个或多个金属层。金属层可以以任意期望的几何形状本文档来自技高网...

【技术保护点】
一种器件，包括：载体；布置在所述载体之上的第一半导体芯片；布置在所述载体之上的第一导电元件；电耦合至所述第一导电元件的第一接线；以及电耦合至所述第一导电元件和所述第一半导体芯片的第二接线，其中所述第一导电元件被配置为耦合所述第一接线与所述第二接线之间的电信号。

【技术特征摘要】
2013.02.01 US 13/757,3461.一种器件，包括：载体；布置在所述载体之上的第一半导体芯片；布置在所述载体之上的第一导电元件；电耦合至所述第一导电元件的第一接线；以及电耦合至所述第一导电元件和所述第一半导体芯片的第二接线，其中所述第一导电元件被配置为耦合所述第一接线与所述第二接线之间的电信号，其中所述第一导电元件包括层堆叠，其中所述层堆叠包括：布置在所述载体之上的第一导电层，其中所述第一导电层电耦合至所述载体；布置在所述第一导电层之上的电绝缘层；以及布置在所述电绝缘层之上的第二导电层，其中所述第二导电层的主表面电耦合至所述第一接线和所述第二接线，并且其中所述第二导电层的所述主表面的面积在从0.1平方毫米至10平方毫米的范围内。2.根据权利要求1所述的器件，其中所述第一导电元件被配置为从所述第一接线接收所述电信号，并且向所述第二接线转发所述电信号。3.根据权利要求1所述的器件，其中所述电信号被耦合在所述第一接线与所述第二接线之间，使得所述电信号的强度或所述电信号的形状基本上不改变。4.根据权利要求1所述的器件，进一步包括第一接触元件，其中所述第一接线电耦合至所述第一接触元件。5.根据权利要求1所述的器件，进一步包括：第一接触元件；布置在所述载体之上的第二导电元件；以及第三接线，其中所述第一接线电耦合至所述第二导电元件，并且所述第三接线电耦合至所述第二导电元件和所述第一接触元件。6.根据权利要求4所述的器件，进一步包括：布置在所述载体之上的第二半导体芯片；第二接触元件；以及第四接线，电耦合至所述第二半导体芯片和所述第二接触元件。7.根据权利要求6所述的器件，其中所述第一接线向所述载体上的几何投射、所述第二接线向所述载体上的几何投射、以及所述第四接线向所述载体上的几何投射不交叉；以及所述第一接触元件与所述第一半导体芯片之间的虚直线的几何投射和所述第四接线向所述载体上的所述几何投射包括交叉。8.根据权利要求1所述的器件，其中所述第一半导体芯片包括：面向远离所述载体的表面；以及布置在所述表面之上的栅极电极，其中所述第二接线电耦合至所述栅极电极。9.根据权利要求6所述的器件，其中所述第二半导体芯片包括：面向远离所述载体的表面；以及布置在所述表面之上的源极电极，其中所述第四接线电耦合至所述源极电极。10.根据权利要求1所述的器件，其中所述导电层的厚度在从0.5微米到50微米的范围内。11.根据权利要求1所述的器件，其中所述第一导电元件包括粘合材料。12.根据权利要求1所述的器件，其中所述载体包括裸片焊盘。13.一种方法，包括：将半导体芯片布置在载体之上；将导电元件布置在所述载体之上；将...

【专利技术属性】
技术研发人员：K·霍塞尼，J·马勒，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT