一种半导体器件以及制作半导体器件的方法技术

本发明专利技术公开了一种半导体器件以及制作半导体器件的方法。所述方法包括：a）在半导体衬底的N型区域上形成伪栅极堆叠结构，其由下而上依次包括界面层、高k介电层、高k盖帽层和伪栅极材料层，其中在所述高k介电层和所述高k盖帽层之间还形成有扩散阻挡层；b）在所述半导体衬底的P型区域上形成P型金属栅极结构；c）去除所述伪栅极材料层，以形成开口；以及d）在所述开口中填充N型金属栅极材料层，以形成N型金属栅极结构。本发明专利技术的方法通过在NMOS晶体管的高k介电层上形成扩散阻挡层，可以有效地防止随后形成的功函数金属层和铝金属层中包含的铝向界面层和高k介电层中扩散，进而避免NMOS晶体管的阈值电压增加。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了。所述方法包括：a）在半导体衬底的N型区域上形成伪栅极堆叠结构，其由下而上依次包括界面层、高k介电层、高k盖帽层和伪栅极材料层，其中在所述高k介电层和所述高k盖帽层之间还形成有扩散阻挡层；b）在所述半导体衬底的P型区域上形成P型金属栅极结构；c）去除所述伪栅极材料层，以形成开口；以及d）在所述开口中填充N型金属栅极材料层，以形成N型金属栅极结构。本专利技术的方法通过在NMOS晶体管的高k介电层上形成扩散阻挡层，可以有效地防止随后形成的功函数金属层和铝金属层中包含的铝向界面层和高k介电层中扩散，进而避免NMOS晶体管的阈值电压增加。【专利说明】
本专利技术涉及半导体制造エ艺，尤其涉及ー种半导体器件以及制作半导体器件的方法。
技术介绍
随着栅极尺寸缩短至几十纳米，栅氧化物层的厚度降至3nm以下，引发了栅极电阻过大、栅泄漏增大以及多晶硅栅出现空乏现象等问题。因此，人们又将目光重新投向金属栅极技术，金属栅极技术采用具有较低电阻的金属作为栅极，并且采用具有较大介电常数的材料作为栅介电层。金属栅极技术包括先形成栅（Gate-first)エ艺和后形成栅（Gate本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，其特征在于，包括：a）在半导体衬底的N型区域上形成伪栅极堆叠结构，其由下而上依次包括界面层、高k介电层、高k盖帽层和伪栅极材料层，其中在所述高k介电层和所述高k盖帽层之间还形成有扩散阻挡层；b）在所述半导体衬底的P型区域上形成P型金属栅极结构；c）去除所述伪栅极材料层，以形成开口；以及d）在所述开口中填充N型金属栅极材料层，以形成N型金属栅极结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：平延磊，周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：