具有降低的层间电介质层蚀刻速率的替代金属栅极处理制造技术

本发明专利技术涉及具有降低的层间电介质层蚀刻速率的替代金属栅极处理。一种形成半导体器件结构的方法包括：在半导体衬底以及形成于该衬底上的虚设晶体管栅极结构之上形成层间电介质（ILD）层；在该ILD层的顶部中灌注浅气体团簇离子束（GCIB）层；以及从所述虚设晶体管栅极结构去除至少一层，其中所述至少一个层包括与所述ILD层相同的材料，并且其中所述GCIB层与所述ILD层相比具有更慢的蚀刻速率。

【技术实现步骤摘要】
具有降低的层间电介质层蚀刻速率的替代金属栅极处理
本专利技术总体上涉及半导体器件制造，更具体地，涉及实施具有降低的层间电介质层(ILD)蚀刻速率的替代金属栅极处理。
技术介绍
场效应晶体管(FET)广泛用于电子工业中，所述电子工业用于与模拟和数字电信号相关的切换、放大、过滤及其它任务。这些场效应晶体管中最常见的是金属氧化物半导体场效应晶体管(M0SFET或M0S)，其中栅极结构被加电以在下面的半导体本体的沟道区域中产生电场，该电场允许电子行经该半导体本体的源极区域和漏极区域之间的沟道。互补MOS(CMOS)已经变得在半导体工业中广泛应用，其中η型和P型(NFET和PFET) FET都用于制造逻辑和其它电路。通常通过向沟道任一侧的半导体本体的目标区域添加掺杂剂，形成FET的源极区域和漏极区域。栅极结构形成在沟道上方，其包括位于沟道上的栅极电介质以及位于栅极电介质上的栅极导体。栅极电介质是一种绝缘体材料，其在电压施加到栅极导体时防止大的漏电流流入沟道，同时允许所施加的栅极电压以可控的方式在沟道区域内建立横向电场。传统的MOS晶体管通常包括通过在硅晶片表面上沉积或者生长二氧化硅(S本文档来自技高网...

【技术保护点】
一种形成半导体器件结构的方法，所述方法包括：在半导体衬底以及形成在所述衬底上的虚设晶体管栅极结构之上形成层间电介质（ILD）层；在所述ILD层的顶部中灌注浅气体团簇离子束（GCIB）层；以及从所述虚设晶体管栅极结构去除至少一个层，其中所述至少一个层包括与所述ILD层相同的材料，并且其中所述GCIB层与所述ILD层相比具有更慢的蚀刻速率。

【技术特征摘要】
2012.06.15 US 13/524,576;2012.06.20 US 13/527,8281.一种形成半导体器件结构的方法，所述方法包括: 在半导体衬底以及形成在所述衬底上的虚设晶体管栅极结构之上形成层间电介质(ILD)层； 在所述ILD层的顶部中灌注浅气体团簇离子束(GCIB)层；以及 从所述虚设晶体管栅极结构去除至少一个层，其中所述至少一个层包括与所述ILD层相同的材料，并且其中所述GCIB层与所述ILD层相比具有更慢的蚀刻速率。2.根据权利要求1所述的方法，其中所述ILD层包括氧化物层。3.根据权利要求2所述的方法，其中所述至少一个层包括虚设栅极氧化物层。4.根据权利要求3所述的方法，其中所述至少一个层包括所述虚设栅极氧化物层、形成于所述虚设栅极氧化物层上的虚设多晶硅层以及氮化物帽层。5.根据权利要求4所述的方法，进一步包括:在去除所述至少一个层之后，形成替代高k电介质层以及替代金属栅极层。6.根据权利要求1所述的方法，其中所述GCIB层在约室温下形成。7.根据权利要求1所述的方法，其中所述GCIB的蚀刻速率约为所述ILD层的蚀刻速率的 1/5。8.根据权利要求1的方法，其中所述GCIB包括富硅氧化物。9.根据权利要求1的方法，其中所述GCIB层具有约10纳米(nm)或更小的厚度。10.根据权利要求9的方法`，其中所述ILD层具有约40nm的厚度。11.一种形成场效应晶体管的方法，该方法包括: 在半导体衬底之上形成虚设栅极结构，所述虚设栅极结构具有在其上上布置的侧壁间隔物； 在衬底中邻近所述侧壁间隔物形成源极区域和漏极区域； 在半导体衬底以及形成于所述衬底上的虚设栅极结构之上形成层间电介质(ILD)层； 在所述ILD层的顶部中灌注浅气体团簇离子束(GCIB)层；以及...

【专利技术属性】
技术研发人员：程慷果，王俊利，黄洸汉，杨智超，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：