【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种，包括：提供半导体衬底；利用光刻工艺定义沟槽，刻蚀所述半导体衬底形成沟槽；形成覆盖所述半导体衬底的氧化硅层；移除所述沟槽内的部分氧化硅层，暴露出部分半导体衬底；在露出的半导体衬底上形成半导体层；刻蚀所述氧化硅层，形成鳍结构及隔离所述鳍结构的隔离结构。其中，利用光刻工艺所定义的沟槽，其截面宽度大于后续形成的隔离结构的截面宽度，由此降低了对光刻工艺的要求。【专利说明】
本专利技术涉及集成电路
，特别涉及一种。
技术介绍
自集成电路专利技术以来，其性能一直稳步提高。性能的提高主要是通过不断缩小集成电路器件的尺寸来实现的。目前，集成电路器件(如M0SFET)的特征尺寸已缩小到纳米尺度。在此尺度下，各种基本的和实际的限制开始出现，使得建立在硅平面CMOS技术之上的集成电路技术的发展正遭受前所未有的挑战。一般认为，经过努力，CMOS技术仍有可能推进到20纳米甚至10纳米技术节点，但在十几纳米节点之后，传统的平面CMOS技术将很难进一步发展，新的技术必须适时产生。在所提出的各种新技术当中，多栅MOS器件技术被认为是最有希望在十几...
【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底；利用光刻工艺定义沟槽，刻蚀所述半导体衬底形成沟槽；形成覆盖所述半导体衬底的氧化硅层；移除所述沟槽内的部分氧化硅层，暴露出部分半导体衬底；在露出的半导体衬底上形成半导体层；刻蚀所述氧化硅层，形成鳍结构及隔离所述鳍结构的隔离结构。
【技术特征摘要】
【专利技术属性】
技术研发人员：宋化龙，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。