碳化硅半导体器件的制造方法技术

一种碳化硅半导体器件的制造方法，包括：在碳化硅衬底(1)上形成漂移层(2)；在所述漂移层(2)的表面部分上或表面部分中形成基极层(3)；在所述基极层(3)的表面部分中形成源极区(4)；形成沟槽(6)，以穿透所述基极层(3)并且到达所述漂移层(2)；在所述沟槽(6)中的所述栅极绝缘膜(7)上形成栅极电极(8)；形成电连接至所述源极区(4)和所述基极层(3)的源极电极(9)；以及在所述衬底(1)的背侧表面上形成漏极电极(11)。形成所述沟槽(6)包括：对衬底表面进行平坦化，并且在平坦化之后蚀刻以形成所述沟槽(6)。

【技术实现步骤摘要】
【国外来华专利技术】碳化硅半导体器件的制造方法相关申请的交叉引用本申请基于2011年9月22日提交的日本专利申请No.2011-207181，在这里通过引用将其全部内容并入本文。
本公开涉及一种具有垂直型沟槽栅极结构的晶体管的碳化硅(即，SiC)半导体器件的制造方法。
技术介绍
通常地，公开了具有作为晶体管的垂直型MOSFET的SiC半导体器件，所述垂直型MOSFET具有垂直型沟槽栅极结构(例如，专利文件No.1)。垂直型MOSFET具有如下结构：P导电类型基极区形成在N-导电类型漂移层上，N+导电类型源极区形成在所述P导电类型基极区的表面部分中，形成沟槽以穿透N+导电类型源极区和P导电类型基极区，并且到达N-导电类型漂移层，栅极电极和栅极氧化物嵌入沟槽中。具有上述结构的垂直型MOSFET每单位面积具有若干沟道，其大于平面型功率MOSFET，使得导通状态电阻降低。在具有沟槽栅极结构等的晶体管的SiC半导体器件中，对于确定器件性能来说，高的沟道迁移率和栅极氧化物膜的可靠性是重要的因素。高的沟道迁移率和栅极氧化物膜的可靠性受沟槽侧表面的平坦度(即，平滑度)的影响。因此，在具有尽可能大平坦度的沟槽的内壁上形成栅极氧化物膜是优选的。然而，具有常规沟槽栅极结构的晶体管的沟槽侧表面具有在几纳米到几十纳米范围内的表面粗糙度Ra。因此，平坦度不好。本专利技术的专利技术人研究了上述沟槽栅极结构。结果，获得以下知识。图8A至8C是示出了当形成沟槽时沟槽侧表面的平坦度的状态的示意图。图8A是示出了沟槽侧表面的状态的照片，图8B是图8A的示意图并且图8C是沿着图8A中的线VIIIC-VIIIC观察到的截面图。图8A和8B对应于沿着倾斜方向观察沟槽的侧表面的示意图。图8C对应于在附图的上下方向被定义为沟槽的纵向的情况下从上方观察沟槽的示意图。如图8A至8C所示，在沟槽侧表面上形成凹陷部分和凸起部分，使得平坦度变差。为了获得更好的沟道迁移率和栅极氧化物膜的可靠性，要求沟槽侧表面的表面粗糙度Ra等于或小于10纳米，优选地，作为平坦度的表面粗糙度Ra等于或小于1纳米。在当前条件下，未获得足够的沟道迁移率和栅极氧化物膜的可靠性。现有技术文献专利文献专利文件No.1：JP-B2-3489358
技术实现思路
本公开的目的在于提供一种半导体器件。根据本公开的一方面，一种具有沟槽栅极结构的晶体管的碳化硅半导体器件的制造方法，所述沟槽栅极结构具有改善的侧壁平坦度，所述方法包括：在衬底上形成漂移层，所述衬底具有第一导电类型或第二导电类型并且由碳化硅制成，所述漂移层由碳化硅制成并且具有第一导电类型以及比衬底更低的杂质浓度；在所述漂移层的表面部分上或表面部分中形成基极层，所述基极层具有所述第二导电类型并且由碳化硅制成；在所述基极层的表面部分中注入第一导电类型杂质作为离子之后，激活所述离子注入的第一导电类型杂质，使得形成源极区，所述源极区由碳化硅制成并且具有所述第一导电类型以及比所述漂移层更高的杂质浓度；通过平坦化所述源极区的表面且直接蚀刻所述源极区的所述平坦化后的表面的一部分来形成具有改善的侧壁平坦度的沟槽，使得所述沟槽穿透所述基极层并且到达所述漂移层，所述沟槽的内壁具有等于或小于10纳米的平坦度；在所述沟槽的内表面上形成栅极绝缘膜；在所述沟槽中的栅极绝缘膜上形成栅极电极；形成电连接至所述源极区和所述基极层的源极电极；并且在所述衬底的背侧表面上形成漏极电极。形成所述沟槽包括：在形成所述沟槽之前，对其上将形成所述沟槽的所述源极区的所述表面进行平坦化，并且在平坦化之后直接蚀刻所述源极区的所述平坦化后的表面的一部分以形成所述沟槽。在上述方法中，在形成所述沟槽之前执行用于改善所述衬底表面的平坦度的平坦化步骤。因此，当形成沟槽时，能够改善沟槽的侧表面的平坦度。因此，能够在具有沟槽栅极结构的晶体管中改善沟道迁移率和栅极可靠性。附图说明根据下面参考附图给出的具体描述，本公开的上述和其它目的、特征和优点将变得更显而易见。在附图中：[图1]图1是根据本公开的第一实施例的SiC半导体器件的截面图；[图2A]图2A是示出了图1中示出的SiC半导体器件的制造工艺的截面图；[图2B]图2B是示出了图1中的SiC半导体器件在图2A之后的制造工艺的截面图；[图2C]图2C是示出了图1中的SiC半导体器件在图2B之后的制造工艺的截面图；[图3A]图3A是示出了SiC半导体器件在图2C之后的制造工艺的截面图；[图3B]图3B是示出了SiC半导体器件在图3A之后的制造工艺的截面图；[图4A]图4A是示出了在衬底表面的表面粗糙度Ra为100纳米的情况下形成沟槽6时的状态的截面图；[图4B]图4B是示出了在衬底表面的表面粗糙度Ra为1纳米的情况下形成沟槽6时的状态的截面图；[图5]图5是示出了在衬底表面的表面粗糙度Ra为100纳米和1纳米的情况下故障时间和故障率之间的关系的示意图；[图6A]图6A是示出了根据本公开的第二实施例的SiC半导体器件的制造工艺的截面图；[图6B]图6B是示出了根据本公开的第二实施例的SiC半导体器件在图6A之后的制造工艺的截面图；[图6C]图6C是示出了根据本公开的第二实施例的SiC半导体器件在图6B之后的制造工艺的截面图；[图7A]图7A是示出了SiC半导体器件在图6C之后的制造工艺的截面图；[图7B]图7B是SiC半导体器件在图7A之后的制造工艺的截面图；[图8A]图8A是示出了在形成沟槽时研究沟槽侧表面的平坦度的状态的示意图，以及示出了沟槽侧表面的状态的照片；[图8B]图8B是示出了在形成沟槽时研究沟槽侧表面的平坦度的状态的示意图，以及图8A的示意图；以及[图8C]图8C是示出了当形成沟槽时研究沟槽侧表面的平坦度的状态的示意图，以及沿着图8A中的线VIIIC-VIIIC观察的截面图。具体实施方式(第一实施例)将解释本公开的第一实施例。在这里，将解释作为具有安装在SiC半导体器件中的沟槽栅极结构的晶体管的反转型垂直MOSFET来作为示例。图1是根据本实施例具有沟槽栅极结构的垂直MOSFET的截面图。图1对应于从器件中取出的MOSFET的一个单元。尽管图1仅示出了MOSFET的一个单元，但是具有与图1中示出的MOSFET类似结构的多行MOSFET彼此相邻设置。在图1中示出的MOSFET中，提供由SiC制成的N+导电类型衬底1作为半导体衬底。N+导电类型衬底1具有诸如1.0×1019/cm3的氮的N导电类型杂质浓度以及大约300微米的厚度。在N+导电类型衬底1的表面上形成由SiC制成的N-导电类型漂移层2。漂移层2具有诸如氮在3.0×1015/cm3至1.0×1016/cm3的范围内的N导电类型杂质浓度以及在10微米与15微米之间的范围内的厚度。N-导电类型漂移层2的杂质浓度沿着深度方向可以是恒定的。或者，浓度分布可以具有梯度。例如，N-导电类型漂移层2的在N+导电类型衬底侧上的一部分可以比N-导电类型漂移层2在远离N+导电类型衬底1的一部分具有更高的浓度。相反地，N-导电类型漂移层2的表面部分可以具有高的浓度。因此，当N-导电类型漂移层2的一部分具有高的杂质浓度时，可以减小内阻。因此，能够减小导通状态电阻。在N-导电类型漂移层2的表面上或表面部分中形成p导电类型基极区3。此外本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2011.09.22 JP 2011-2071811.一种碳化硅半导体器件的制造方法，所述碳化硅半导体器件具有包括沟槽栅极结构的晶体管，所述沟槽栅极结构具有改善的侧壁平坦度，所述方法包括：在衬底(1)上形成漂移层(2)，所述衬底(1)具有第一导电类型或第二导电类型并且由碳化硅制成，所述漂移层(2)由碳化硅制成并且具有第一导电类型以及比所述衬底更低的杂质浓度；在所述漂移层(2)的表面部分上或表面部分中形成基极层(3)，所述基极层(3)具有所述第二导电类型并且由碳化硅制成；在所述基极层(3)的表面部分中注入第一导电类型杂质作为离子之后，激活所述离子注入的第一导电类型杂质，使得形成源极区(4)，所述源极区(4)由碳化硅制成并且具有所述第一导电类型以及比所述漂移层(2)更高的杂质浓度；通过平坦化所述源极区的表面且直接蚀刻所述源极区的所述平坦化后的表面的一部分来形成具有改善的侧壁平坦度的沟槽(6)，以穿透所述基极层(3)并且到达所述漂移层(2)；在所述沟槽(6)的内表面上形成栅极绝缘膜(7)；在所述沟槽(6)中的所述栅极绝缘膜(7)上形成栅极电极(8)；形成电连接至所述源极区(4)和所述基极层(3)的源极电极(9)；以及在所述衬底(1)的背侧表面上形成漏极电极(11)，其中，形成所述沟槽(6)包...

【专利技术属性】
技术研发人员：宫原真一朗，山本敏雅，高谷秀史，杉本雅裕，渡边行彦，副岛成雅，石川刚，
申请(专利权)人：株式会社电装，丰田自动车株式会社，
类型：
国别省市：