制造碳化硅衬底的方法技术

准备至少一个单晶衬底(11)和支撑部(30)，每个单晶衬底具有背面(B1)并且由碳化硅制成，所述支撑部具有主面(FO)并且由碳化硅制成。在这个准备步骤中，通过机械加工来形成所述背面(B1)和所述主面(FO)中的至少一个。通过这个形成步骤，在所述背面(B1)和所述主面(FO)中的至少一个上形成具有晶体结构变形的表面层。至少部分地去除所述表面层。在这个去除步骤之后，将所述背面(B1)和所述主面(FO)彼此连接。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种。
技术介绍
近来，越来越多地采用SiC(碳化硅)衬底作为用于制造半导体器件的半导体衬底。与更广泛使用的Si (硅)相比，SiC具有更宽的带隙。因此，包括SiC衬底的半导体器件有利地具有高击穿电压、低导通电阻以及在高温环境下其特性降低较小。为了有效率地制造半导体器件，要求衬底具有的尺寸不小于特定尺寸。根据美国专利No. 7，314，520(专利文献1)，可以制造不小于76mm (3英寸)的SiC衬底。现有技术文献专利文献专利文献1 美国专利No. 7，314，520
技术实现思路
本专利技术要解决的问题工业上，SiC单晶衬底的尺寸仍然限于大致100mnK4英寸)。因此，不利的是，不能使用大单晶衬底来有效率地制造半导体器件。在六面晶系的SiC中利用与(0001)面不同的面的特性的情况下，这种不利性变得尤为严重。下文中，将对此进行描述。通常通过以下步骤来制造缺陷小的SiC单晶衬底将不太可能造成堆叠故障的 (0001)面中生长得到的SiC晶锭切片。因此，通过将晶锭不平行于其生长表面进行切片，得到具有除了(0001)面之外的面取向的单晶衬底。这样使得难以充分确保单晶衬底的尺寸， 或者不能有效地利用晶锭中的许多部分。为此，尤其难以采用SiC的除了(0001)面之外的面来有效地制造半导体器件。替代吃力地增大这种SiC单晶衬底的尺寸，考虑到使用在其上连接具有支撑部和多个小单晶衬底的碳化硅衬底。可以根据需要，通过增加单晶衬底的数目使碳化硅衬底的尺寸更大。然而，在这种支撑部和单晶衬底连接的情况下，连接强度会不充分。根据以上问题来做出本专利技术，并且本专利技术的目的在于提供可以使单晶衬底和支撑部之间的连接强度增加的。解决问题的方法用于制造碳化硅衬底的根据本专利技术的方法包括以下步骤。准备至少一个单晶衬底和支撑部，每个单晶衬底具有背面并且由碳化硅制成，所述支撑部具有主面并且由碳化硅制成。在准备步骤中，通过机械加工来形成所述背面和所述主面中的至少一个。通过这个形成步骤，在所述背面和所述主面中的至少一个上形成具有晶体结构变形的表面层。至少部分地去除表面层。在这个去除步骤之后，将所述背面和所述主面彼此连接。根据本专利技术，可以通过去除具有变形的表面层，来增加背面和主面之间的连接强优选地，通过所述表面层的升华来执行至少部分去除表面层的步骤。因此，可以容易地至少部分去除表面层，同时避免晶体结构发生额外的变形。更优选地，在准备至少一个单晶衬底和支撑部的步骤中，在背面处形成表面层，并且在至少部分去除表面层的步骤中， 至少部分地去除背面处形成的表面层。因此，可以部分地去除至少一个单晶衬底的背面处形成的表面层。进一步优选地，在至少部分地去除表面层的步骤中，在表面层的升华之前， 将背面和主面布置成彼此面对。因此，由于在去除表面层时背面和主面已彼此面对，因此有助于随后这两者间的连接。可以通过牺牲氧化来执行至少部分地去除表面层的步骤。可以通过化学方法来执行至少部分地去除表面层的步骤。优选地，执行至少部分地去除表面层的步骤，使得表面层被完全去除。因此，背面和主面之间的连接强度可以进一步提高。优选地，在所述背面和所述主面之间使来自主面的碳化硅升华并且使碳化硅在背面上再结晶，来执行将背面和主面彼此连接的步骤。在通过表面层的升华来执行至少部分地去除表面层的步骤的情况下，可以通过升华来执行去除步骤和连接步骤这两者。另外，在至少部分地去除表面层的步骤中，在表面层的升华之前将背面和主面布置成彼此面对的情况下，在表面层升华之后，通过只改变经由升华而导致的质量转移的方向，可以将背面和主面彼此连接。此外，在表面层不仅存在于背面上而且存在于主面上的情况下，可以通过在将背面和主面彼此连接的步骤中的升华来消除主面上的表面层。优选地，至少一个单晶衬底包括多个单晶衬底。因此，可以得到具有大面积的碳化硅衬底。可以通过蚀刻表面层来执行上述的至少部分去除表面层的步骤。例如，这个蚀刻包括湿法蚀刻或气体蚀刻。在准备至少一个单晶衬底的步骤中，可以机械地抛光背面。因此，可以使背面平坦。另外，可以减小背面上形成的表面层的厚度。在准备至少一个单晶衬底的步骤中，可以通过切片形成背面。换句话讲，背面是通过切片形成并且此后不进行抛光的表面。因此，在背面上存在一些不规则体。在通过背面上的升华来设置支撑部的情况下，不规则体的凹部中的空间可以用作升华气体扩展的空隙。优选地，至少一个单晶衬底包括第一单晶衬底，所述第一单晶衬底具有与所述背面相反的第一表面。所述第一表面相对于{0001}面具有的偏离角大于或等于50°且小于或等于65°。因此，与第一面是{0001}面的情况相比，第一表面处的沟道迁移率可以增大。更优选地，第一表面的偏离取向与第一单晶衬底的<1-100>方向之间的角度小于或等于5°。进一步优选地，在第一单晶衬底的<1-100>方向上，第一表面相对于{03-38} 面的偏离角大于或等于-3°且小于或等于5°。本专利技术的效果根据上述描述而清楚的是，根据本专利技术的，单晶衬底和支撑部之间的连接强度可以增加。附图说明图1是示意性示出本专利技术第一实施例中的碳化硅衬底的构造的平面图。图2是沿着图1中的线II-II截取的示意性截面图。图3是示意性示出本专利技术第一实施例中的碳化硅衬底的制造方法中的第一步骤的截面图。图4是图3的局部放大图。图5是示意性示出本专利技术第一实施例中的碳化硅衬底的制造方法的第二步骤中经由升华导致的质量转移方向的局部截面图。图6是示意性示出本专利技术第一实施例中的碳化硅衬底的制造方法的第三步骤中经由升华导致的质量转移方向的局部截面图。图7是示意性示出本专利技术第一实施例中的碳化硅衬底的制造方法的第三步骤中经由升华导致的空隙转移方向的局部截面图。图8是示意性示出本专利技术第一实施例中的碳化硅衬底的制造方法的第二步骤中经由升华导致的空隙转移方向的局部截面图。图9是示意性示出本专利技术第二实施例中的碳化硅衬底的制造方法的第一步骤中的单晶衬底构造的截面图。图10是示意性示出本专利技术第二实施例中的碳化硅衬底的制造方法的第一步骤中的支撑部构造的截面图。图11是示意性示出本专利技术第二实施例中的碳化硅衬底的制造方法中的一个步骤的截面图。图12是示意性示出本专利技术第三实施例中的碳化硅衬底的构造的截面图。图13是示意性示出本专利技术的第四实施例中的碳化硅衬底的构造的截面图。图14是示意性示出本专利技术的第五实施例中的半导体器件的构造的局部截面图。图15是本专利技术的第五实施例中的半导体器件的制造方法的示意性流程图。图16是示意性示出本专利技术第五实施例中的半导体器件的制造方法中的第一步骤的局部截面图。图17是示意性示出本专利技术第五实施例中的半导体器件的制造方法中的第二步骤的局部截面图。图18是示意性示出本专利技术第五实施例中的半导体器件的制造方法中的第三步骤的局部截面图。图19是示意性示出本专利技术第五实施例中的半导体器件的制造方法中的第四步骤的局部截面图。具体实施例方式下文中，将基于附图来描述本专利技术的实施例。(第一实施例)参照图1和图2，本实施例的碳化硅衬底81包括支撑部30以及单晶衬底11_13。 支撑部30是由碳化硅制成的层，并且该层具有主面F0。单晶衬底11-19由碳化硅制成，如图1中所示布置成矩阵。单晶衬底11-19中的每个的背本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：西口太郎，佐佐木信，原田真，冲田恭子，井上博挥，藤原伸介，并川靖生，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：