碳化硅衬底、半导体器件及其制造方法技术

公开的碳化硅衬底（1）包括碳化硅。并且在一个主表面（1A）的法线和{03-38}面的法线到包含方向和方向的面的正交投影之间的角度为0.5°或更小。因此，该碳化硅衬底（1）展示出提高的半导体器件沟道迁移率和稳定特性。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种，更具体地，涉及一种，使得能够实现包括碳化硅衬底的半导体器件的稳定特性。
技术介绍
近年来，为了实现高击穿电压、低损耗，以及在高温环境下利用半导体器件，已经开始采用碳化硅作为用于半导体器件的材料。碳化硅是宽带隙半导体，与通常广泛用作半导体器件材料的硅相比，其具有更大的带隙。因此，通过采用碳化硅作为用于半导体器件材 料，半导体器件可以具有高击穿电压、降低的导通电阻等。此外，有利地，与采用硅作为其材料的半导体器件相比，即使在高温环境下，由此采用碳化硅作为其材料的半导体器件的特性劣化也很小。在这种情况下，已经考虑了各种在制造半导体器件时使用的碳化硅晶体和用于制造碳化硅衬底的方法，并且已经提出了各种想法(例如，参见日本专利特开No. 2002-280531(PTL I))。引用列表专利文献PTL I:日本专利特开 No. 2002-28053
技术实现思路
然而，已经要求半导体器件实现其特性的进一步提高，诸如提高沟道迁移率。除了提高上述特性之外，在半导体器件中，实现特性的小变化也是很重要的。考虑到这一点，本专利技术的目的是提供一种，以实现半导体器件的沟道迁移率提高和稳定特性。问题的解决方案根据本专利技术的碳化硅衬底是由碳化硅制成的，并且碳化硅衬底的至少一个主表面的法线和{03-38}面的法线，在到包括〈01-10〉方向和〈0001〉方向的面的正交投影中，形成O. 5°或更小的角度。为了实现半导体器件的沟道迁移率提高和其稳定特性，本专利技术人进行了详细的研究。结果，本专利技术人获得了如下发现，并得出本专利技术。这将如下具体描述。也就是，在使用碳化硅衬底制作半导体器件的情况下，在碳化硅衬底上形成外延生长层。然后，在外延生长层上形成电极。当制造MOSFET (金属氧化物半导体场效应晶体管)或IGBT (绝缘栅双极晶体管)时，在外延生长层上形成诸如氧化物膜的绝缘膜。在该绝缘膜上，形成栅电极。在外延生长层中，与设置在栅电极正下方的绝缘膜接触的区域用作沟道区。这里，当使碳化硅衬底的至少一个主表面对应于接近构成碳化硅衬底的碳化硅的{03-38}面的面，并且将外延生长层形成在该主表面上，以制作诸如MOSFET或IGBT的半导体器件时，该沟道区形成为包括接近{03-38}面的面。通过这种方式，可以提高半导体器件的沟道迁移率。而且，本专利技术人已经发现，在使用具有接近{03-38}面的主表面的碳化硅衬底制作半导体器件的情况下，半导体器件的特性倾向于变化很大；并且发现，这种变化是由主表面与{03-38}面的偏离造成的。更具体地，在制造半导体器件时，引入杂质以在外延生长层中产生载流子。然而，已经发现即使在正常引入杂质的情况下，只有当主表面的面取向在特定面中，具体地，在包括〈01-10〉方向和〈0001〉方向的面中，略微偏离{03-38}面时，产生载流子的密度变化很大。而且，已经发现，当使主表面的法线和{03-38}面的法线在到包括〈01-10〉方向和〈0001〉方向的面的正交投影中形成O. 5°或更小的角度时，可以充分抑制载流子浓度的变化，并且可以抑制半导体器件的特性变化。因此，在本专利技术的碳化硅衬底中，至少一个主表面的法线和{03-38}面的法线，在·到包括〈01-10〉方向和〈0001〉方向的面的正交投影中，形成O. 5°或更小的角度，由此提高了使用这种碳化硅衬底制造的半导体器件的沟道迁移率，并由此充分抑制了载流子浓度的变化。结果，根据本专利技术的碳化硅衬底，可以提供一种能够提高半导体器件的沟道迁移率和稳定特性两者的碳化硅衬底。在该碳化硅衬底中，该一个主表面的法线和{03-38}面的法线，在到包括〈-2110〉方向和〈0001〉方向的面的正交投影中，形成10°或更小的角度。虽然影响比在包括〈01-10〉方向和〈0001〉方向的面中偏离的影响小，但是由于在包括〈-2110〉方向和〈0001〉方向的面中的偏离，产生的载流子密度变化。当在包括〈-2110〉方向和〈0001〉方向的面中的偏离被设定为10°或更小时，可以进一步抑制载流子浓度的变化。该碳化娃衬底可具有50. 8mm或更大的直径。因此,在使用碳化娃衬底制造半导体器件时，提高了效率。该碳化硅衬底可以包括基础层；和形成在基础层上的单晶碳化硅层，其中该一个主表面是单晶碳化硅层的与基础层相反的表面。通过这种方式，例如，制备廉价的基础衬底作为基础层。具体地，制备具有高缺陷密度的由单晶碳化硅制成的衬底或多晶碳化硅衬底，或者由金属制成的基础衬底。在这种基础层上，布置由质量优良的碳化硅单晶制成的衬底，由此形成了相对低成本的碳化硅衬底。具体地，很难使碳化硅衬底具有大直径。因此，例如，当在平面图中看时，多个质量优良但是具有小尺寸的单晶碳化硅衬底并排布置在基础衬底上。通过这种方式，通过制作多个单晶碳化硅层沿着基础层的主表面在基础层上并排布置的碳化硅衬底，可以获得具有大直径的廉价碳化娃衬底。该碳化硅衬底可以进一步包括形成在该一个主表面上的外延生长层。这有利于使用该碳化硅衬底制造半导体器件。应该注意，在半导体器件中，上述外延生长层可以用作缓冲层、击穿电压保持层(漂移层)等。根据本专利技术的半导体器件包括包括上述外延生长层的碳化硅衬底；和形成在该外延生长层上的电极。根据本专利技术的半导体器件，因为包括了本专利技术的碳化硅衬底，所以可以提供实现了沟道迁移率提高和稳定特性两者的半导体器件。根据本专利技术的用于制造碳化硅衬底的方法包括以下步骤制备由碳化硅制成的锭；由该锭获得衬底；和检查获得的衬底的至少一个主表面的法线和{03-38}面的法线在到包括〈01-10〉方向和〈0001〉方向的面的正交投影中是否形成O. 5°或更小的角度。通过这种方式，可以可靠地制造本专利技术的上述碳化硅衬底。应该注意，例如，可以通过切割锭，由锭获得该衬底，以便该衬底的至少一个主表面对应于接近{03-38}面的面。此外，例如，可以使用X射线衍射方法检查由获得的衬底的至少一个主表面的法线和{03-38}面的法线形成的角度。用于制造碳化硅衬底的方法可以进一步包括检查获得的衬底的该一个主表面的法线和{03-38}面的法线在到包括〈-2110〉方向和〈0001〉方向的面的正交投影中是否形成10°或更小的角度的步骤。通过这种方式，能够更可靠地制造能够抑制半导体器件中的载流子浓度变化的碳化硅衬底。应该注意，可以分开或同时执行检查由上述一个主表面的法线和{03-38}面的法线在到包括〈01-10〉方向和〈0001〉方向的面的正交投影中形成的·角度是否是O. 5°或更小的步骤和检查在到包括〈-2110〉方向和〈0001〉方向的面的正交投影中的角度是否为10°或更小的步骤。在用于制造碳化硅衬底的方法中，该衬底可具有50. 8mm或更大的直径。通过这种方式，可以制造能够在使用该碳化娃衬底制造半导体器件时提高效率的碳化娃衬底。用于制造该碳化硅衬底的方法可以进一步包括以下步骤在分开制备的基础衬底上布置获得的衬底；和将基础衬底和该衬底彼此连接。因此，可以制造包括基础层和形成在基础层上的单晶碳化硅层的上述碳化硅衬底，其中上述一个主表面是单晶碳化硅层的与基础层相反的表面。制造碳化硅衬底的方法可进一步包括在这一个主表面上形成外延生长层的步骤。通过这种方式，可以制造有利于使用这种碳化硅衬底制本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：佐佐木信，原田真，伊藤里美，冲田恭子，
申请(专利权)人：住友电气工业株式会社，
类型：
国别省市：