用于制造半导体器件的方法技术

提供了用于制造具有稳定特性并且具有高质量的半导体器件的方法。用于制造半导体器件的方法包括以下步骤：制备具有主表面的碳化硅层（2至4）；通过去除碳化硅层（2至4）的一部分，在主表面中形成沟槽（16）；并且通过热蚀刻，去除沟槽（16）的侧壁的一部分。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，更具体地，涉及用于利用在碳化硅层中形成并且包括预定晶面的倾斜表面来制造半导体器件的方法。
技术介绍
传统上，已提出使用碳化硅(SiC)作为用于半导体器件的材料。例如，已提出使用碳化硅形成沟槽栅型MOSFET (参见日本专利特开No. 2008-235546 (专利文献I))。日本专利特开No. 2008-235546提出为了提高沟槽栅型MOSFET中的栅极绝缘膜的击穿电压，形成其中布置有栅电极和栅极绝缘膜并具有渐缩(tapered)侧壁的沟槽。具体地，通过使用具有开口图案的蚀刻掩膜利用各向异性蚀刻去除由碳化硅制成的半导体层的一部分，并且在此后执行各向同性蚀刻，在半导体层中形成具有渐缩侧壁的沟槽。引用列表专利文献PTLl 日本专利特开 No. 2008-23554
技术实现思路
技术问题这里，例如，关于六方晶型的碳化硅，传统上已报道，可以利用所谓的半极性面、诸如具有{03-3-8}的面取向的面作为诸如MOSFET的半导体器件中的沟道，来实现高沟道迁移率。然而，专利文献I没有直接公开形成如上所述的半极性面作为沟槽栅型MOSFET中的沟道(即，将沟槽形成为具有由半极性面构成的侧壁)，并且专利文献I没有提及形成具有与半极性面对应的侧壁的沟槽的特定方法。具体地，如专利文献I公开地，只通过各向同性蚀刻加工沟槽侧壁以使侧壁具有渐缩形状没有导致所形成的侧壁精确对应于上述半极性面。在这种情况下，已经存在所形成的半导体器件的特性(例如，沟道迁移率)没有充分提高的问题。已经提出本专利技术以解决以上问题，并且本专利技术的一个目的在于提供，该方法能够得到具有稳定特性的高质量半导体器件。问题的解决方法根据本专利技术的包括步骤制备具有主表面的碳化硅层；通过去除碳化硅层的一部分，在主表面中形成沟槽；并且通过热蚀刻，去除沟槽的侧壁的一部分。以此方式，通过利用热蚀刻去除沟槽的侧壁的一部分，沟槽的侧壁可以自发地形成为对应于诸如{03-3-8}面的半极性面。另外，因为使用热蚀刻去除沟槽的侧壁的一部分，所以没有在加工沟槽的侧壁中形成加工损伤层等。因此，可以制造使用与半极性面对应的沟槽的侧壁作为沟道的高质量半导体器件。另外，当如上所述通过热蚀刻去除沟槽的侧壁的一部分时，即使在侧壁中产生加工损伤层，可以通过充分增大待去除的侧壁的表面的厚度(例如，通过将待去除的侧壁的表面的厚度设定为不小于O. I μ m)来去除加工损伤层。另外，由于努力研究，专利技术人已发现，通过在预定条件下处理碳化硅单晶，可以作为自发形成的表面形成所谓的半极性面，并且通过使用由此自发形成的半极性面作为半导体器件的有源区(例如，沟道区)，可以实现电特性优良(例如，具有高沟道迁移率)的半导体器件。基于专利技术人的这些发现，根据本专利技术的半导体器件包括具有主表面和碳化硅层的衬底。碳化娃层形成在衬底的主表面上。碳化娃层包括相对于主表面倾斜的端表面。在碳化硅层具有六方晶型的情况下，端表面基本上包括{03-3-8}面和{01-1-4}面中的一种，并且在碳化硅层具有立方晶型的情况下，端表面基本上包括{100}面。应该注意，表述“端表面基本上包括{03-3-8}面和{01-1-4}面中的一种”是指其中构成端表面的晶面是{03-3-8}面和{01-1-4}面中的一种的情况，以及其中构成端表面的晶面是在〈1-100〉方向上相对于{03-3-8}面或{01-1-4}面具有不小于_3°且不大于3。的偏离角的面的情况。还应该注意，“在〈1-100〉方向相对于{03-3-8}面或{01-1-4}面的偏离角”是指上述端表面的法线在由〈1-100〉方向和〈0001〉方向限定的平面上的正交投影与{03-3-8}面或{01-1-4}面的法线形成的角度。正值的符号对应于正交投影接近平行于〈1-100〉方向的情况，而负值的符号对应于其中正交投影接近平行于〈0001〉方向的情况。另外，表述“端表面基本上包括{100}面”是指构成端表面的晶面是{100}面的情况，以及构成端表面的晶面是在任何晶体取向上相对于{100}面具有不小于-3°且不大于3°的偏离角的晶面的情况。以此方式，碳化娃层的端表面基本上对应于{03-3-8}面、{01-1-4}面和{100}面中的任意一种。因此，可以使用与所谓的半极性面对应的端表面作为半导体器件的有源区。因为端表面由此对应于稳定的晶面，所以与其中采用另一个晶面(如，(0001)面)用于有源区的情况相比，在采用该端表面用于诸如沟道区的有源区的情况下，可以充分地稳定减小漏电流并且可以得到高击穿电压。 另外，专利技术人已发现，通过在将碳化硅层暴露于包含氧和氯的反应气体的同时加热碳化硅层(碳化硅单晶层)，在碳化硅中自发形成允许最低蚀刻速率的晶面。专利技术人还已发现，通过调节反应气体的组成(例如，氧和氯之间的比率)和加热温度，可以自发形成上述的{03-3-8}面、{01-1-4}面或{100}面。基于这些发现，根据本专利技术的包括步骤制备其上形成有碳化硅层的衬底；形成相对于碳化硅层的主表面倾斜的端表面；并且使用该端表面，形成包括在半导体器件中的结构。在形成端表面的步骤中，通过利用在将碳化硅层暴露于包含氧和氯的反应气体的同时加热碳化硅的蚀刻，去除碳化娃层的主表面的一部分。因此，形成相对于碳化娃层的主表面倾斜的端表面。在碳化娃层具有六方晶型的情况下，端表面基本上包括{03-3-8}面和{01-1-4}面中的一种，并且在碳化硅层具有立方晶型的情况下，端表面基本上包括{100}面。在这种情况下，可以容易制造根据本专利技术的半导体器件。另外，因为可以通过如上所述执行蚀刻(热蚀刻)自发形成{03-3-8}面、{01-1-4}面或{100}面，所以不需要采用液相生长等来形成这些晶面。因此，在自发形成过程中，以上晶面中的杂质浓度不太可能发生变化。因此，可以通过诸如离子注入的方法容易地控制晶面中的杂质浓度。本专利技术的有益效果根据本专利技术，可以得到具有稳定减小的漏电流和高击穿电压的优良特性的半导体器件。附图说明图I是示出根据本专利技术的半导体器件的第一实施例的示意性横截面图。图2是示出用于制造图I中所示的半导体器件的方法的示意性横截面图。图3是示出用于制造图I中所示的半导体器件的方法的示意性横截面图。 图4是示出用于制造图I中所示的半导体器件的方法的示意性横截面图。图5是示出用于制造图I中所示的半导体器件的方法的示意性横截面图。图6是示出用于制造图I中所示的半导体器件的方法的示意性横截面图。图7是示出用于制造图I中所示的半导体器件的方法的示意性横截面图。图8是示出用于制造图I中所示的半导体器件的方法的示意性横截面图。图9是示出用于制造图I中所示的半导体器件的方法的示意性横截面图。图10是示出用于制造图I中所示的半导体器件的方法的参考例的示意性横截面图。图11是示出用于制造图I中所示的半导体器件的方法的参考例的示意性横截面图。图12是示出图I中所示的半导体器件的变型的示意性横截面图。图13是示出根据本专利技术的半导体器件的第二实施例的示意性横截面图。图14是示出用于制造图13中所示的半导体器件的方法的示意性横截面图。图15是示出用于制造图13中所示的半导体器件的方法的示意性横截面图。图16是示出用于制造图13中所示的半导体器件的方法的示意性横截面图本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.08.03 JP 2010-1746641.一种用于制造半导体器件的方法，包括以下步骤 制备具有主表面的碳化硅层(2至5、32至35、42、43); 通过去除所述碳化硅层(2至5、32至35、42、43)的一部分，在所述主表面中形成沟槽(16);并且 通过热蚀刻，去除所述沟槽(16)的侧壁的一部分。2.根据权利要求I所述的用于制造半导体器件的方法，其中，形成所述沟槽(16)的步骤包括以下步骤 在所述碳化硅层(2至5、32至35、42、43)的所述主表面上，形成具有开口图案的掩膜层(17)，并且 使用所述掩膜层(17)作为掩膜，通过蚀刻来去除所述碳化硅层(2至5、32至35、42、43)的一部分，以形成所述沟槽(16)。3.根据权利要求2所述的用于制造半导体器件的方法，其中，在所述去除的步骤中，在所述掩膜层(17)保留在所述碳化硅层(2至5、32至35、42、43)的所述主表面上的状态下，执行所述热蚀刻。4.根据权利要求2所述的用于制造半导体器件的方法，其中，所述掩膜层(1...

【专利技术属性】
技术研发人员：增田健良，
申请(专利权)人：住友电气工业株式会社，
类型：
国别省市：