碳化硅半导体器件及其制造方法技术

提供了一种碳化硅半导体器件（1,100），其包括：半导体层（12），该半导体层由碳化硅制成，并且具有相对于{0001}面以不小于50°且不大于65°的范围内的角倾斜的表面（12a）；和绝缘膜（13），形成为与半导体层（12）的表面（12a）相接触。在距半导体层（12）和绝缘膜（13）之间的界面10nm内的区域中的氮浓度的最大值不小于1×1021cm-3，并且半导体器件具有在相对于与半导体层（12）的表面（12a）中的方向正交的方向±10°的范围内的沟道方向。还提供了制造这种碳化硅半导体器件的方法。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种，更具体地，涉及ー种呈现优良电特性的。
技术介绍
通常，已经熟知了利用碳化硅(SiC)的碳化硅半导体器件，并且例如在W001/018872 (下文中“ PTL I”)中公开了它们的ー个示例。PTL I公开了ー种MOS型场效应晶体管(M0SFET)，其中，利用具有基本上为{03-38}的面取向的4H多型体的SiC衬底来形成作为碳化硅半导体器件的MOS型场效应晶体管。根据公开MOSFET的PTL 1，通过干法氧化形成栅氧化膜，并且可实现高沟道迁移率(约lOOcmVVs)。引用列表 专利文献PTL I :TO01/01887
技术实现思路
技术问题为了使利用SiC的碳化硅半导体衬底稳定地呈现其优良的电特性，需要以高可再现性实现高沟道迁移率。然而，本专利技术的专利技术人已经进行了研究，发现取决于个案情况，即使PTL I中公开的MOSFET也不能具有足够高的沟道迁移率。鉴于上述情况，本专利技术的目的是提供一种能够以高可再现性实现高沟道迁移率的碳化娃半导体器件及其制造方法。问题的解决方案本专利技术是一种碳化硅半导体器件，包括半导体层，该半导体层由碳化硅制成，并且具有相对于{0001}面以不小于50°且不大于65°的范围内的角度倾斜的表面；和绝缘膜，该绝缘膜形成为与半导体层的表面相接触，在距半导体层和绝缘膜之间的界面IOnm内的区域中的氮浓度的最大值不小于lX1021cm_3，并且碳化硅半导体器件具有与相对与半导体层的表面中的ぐ2110〉方向正交的方向±10°的范围内的沟道方向。此外，本专利技术是一种碳化硅半导体器件，包括衬底，该衬底由第一导电类型的碳化娃制成；半导体层，该半导体层由第一导电类型的碳化娃制成，形成在衬底的表面上，包含比衬底低的浓度的第一导电类型的杂质，并且具有相对于{0001}面以不小于50°且不大于65°的范围内的角度倾斜的表面；第二导电类型杂质扩散层，该第二导电类型杂质扩散层形成在半导体层的表面中；第一导电类型杂质扩散层，该第一导电类型杂质扩散层形成在第二导电类型杂质扩散层的表面中；绝缘膜，该绝缘膜形成为与半导体层的表面相接触；源电极，形成为与半导体层的表面中的除形成有绝缘膜的部分之外的区域的至少一部分相接触；栅电极，该栅电极形成在绝缘膜上；和漏电极，该漏电极形成在衬底的与上面形成有半导体层的该衬底的表面相反的表面上。在距半导体层和绝缘膜之间的界面IOnm内的区域中的氮浓度的最大值不小于I X 1021cm_3，并且碳化硅半导体器件具有在相对于与半导体层的表面中的ぐ2110〉方向正交的方向±10°的范围内的沟道方向。此外，本专利技术是一种碳化硅半导体器件，包括衬底，该衬底由第一导电类型的碳化硅制成；半导体层，该半导体层由第一导电类型的碳化硅制成，形成在衬底上，包含比衬底低的浓度的第一导电类型的杂质，并且具有相对于{0001}面以不小于50°且不大于65°的范围内的角度倾斜的表面；第二导电类型杂质扩散层，该第二导电类型杂质扩散层形成在半导体层的表面中；第一导电类型杂质扩散层，该第一导电类型杂质扩散层形成在第二导电类型杂质扩散层的表面中；绝缘膜，该绝缘膜形成为与半导体层的表面相接触；源电极，该源电极形成为与半导体层 的表面中的除形成有绝缘膜的部分之外的区域的一部分相接触；漏电极，该漏电极形成为与半导体层的表面中的除形成有绝缘膜的部分之外的区域的另一部分相接触；和栅电极，该栅电极形成在绝缘膜上。在距半导体层和绝缘膜之间的界面IOnm内的区域中的氮浓度的最大值不小于I X 1021cm_3，并且碳化硅半导体器件具有在相对于与半导体层的表面中的ぐ2110〉方向正交的方向±10°的范围内的沟道方向。这里，在本专利技术的碳化硅半导体器件中，优选源电极具有条纹图案的表面。此外，在本专利技术的碳化硅半导体器件中，优选源电极具有蜂窝图案的表面。此外，在本专利技术的碳化硅半导体器件中，优选半导体层的表面是以相对于{03-38}面±5°范围内的角度倾斜的晶面。另外，本专利技术是一种制造碳化硅半导体器件的方法，包括以下步骤形成半导体层，该半导体层由碳化硅制成，并且具有相对于{0001}面以不小于50°且不大于65°的范围内的角度倾斜的表面；检查与半导体层的表面中的〈-2110〉方向正交的方向；形成与半导体层的表面的一部分相接触的绝缘膜，以使沟道方向设定在相对于与半导体层的表面中的ぐ2110〉方向正交的方向±10°的范围内；以及调节氮浓度，以使得在距半导体层和绝缘膜之间的界面IOnm内的区域中的氮浓度的最大值不小于lX1021cm_3。这里，关于本专利技术的制造碳化硅半导体器件的方法，优选基于在半导体层中包含的缺陷的取向，来检查与半导体层的表面中的ぐ2110〉方向正交的方向。此外，关于本专利技术的制造碳化硅半导体器件的方法，优选调节氮浓度的步骤包括在包含氮的气体气氛中，对形成有绝缘膜的半导体层进行热处理的步骤。此外，关于本专利技术的制造碳化硅半导体器件的方法，优选调节氮浓度的步骤包括在惰性气体气氛中，对已经过热处理的半导体层进行热处理的步骤。专利技术的有利效果本专利技术可以提供一种能够以高可再现性实现高沟道迁移率的。附图说明图I是作为本专利技术的碳化硅半导体器件的示例的垂直DiMOSFET的示例的示意横截面图。图2是当从栅电极ー侧观察时图I中示出的碳化硅半导体器件的示意平面图。图3是示出制造本专利技术的碳化硅半导体器件的方法的示例的一部分制造エ艺的示意横截面图。图4是示出本专利技术的碳化硅半导体器件制造方法的示例的一部分制造エ艺的示意透视图。图5是用于本专利技术的衬底的示例的示意横截面图。图6是示出制造本专利技术的碳化硅半导体器件的方法的示例的一部分制造エ艺的示意横截面图。图I是用于本专利技术的半导体层的表面的示例的示意平面图。图8是示出制造本专利技术的碳化硅半导体器件的方法的示例的一部分制造エ艺的示意横截面图。 图9是示出制造本专利技术的碳化硅半导体器件的方法的示例的一部分制造エ艺的示意横截面图。图10是示出制造本专利技术的碳化硅半导体器件的方法的示例的一部分制造エ艺的示意横截面图。图11是示出制造本专利技术的碳化硅半导体器件的方法的一个示例的一部分制造エ艺的示意横截面图。图12是示出制造本专利技术的碳化硅半导体器件的方法的示例的一部分制造エ艺的示意平面图。图13是当从栅电极一侧观察时本专利技术的碳化硅半导体器件的另ー示例的示意平面图。图14是示出本专利技术的碳化硅半导体器件的示例中的绝缘膜和半导体层之间的界面附近的氮浓度分布的示例的图。图15是示出本专利技术的碳化硅半导体器件的示例中的半导体层的表面中相对于<-2110>方向的角度(° )与沟道迁移率(相对值)之间关系的示例的图。图16是作为本专利技术的碳化硅半导体器件的示例的横向MOSFET的示例的示意横截面图。图17是当从栅电极ー侧观察时图16中示出的碳化硅半导体器件的示意平面图。图18是示出制造本专利技术的碳化硅半导体器件的方法的示例的一部分制造エ艺的示意横截面图。图19是示出制造本专利技术的碳化硅半导体器件的方法的示例的一部分制造エ艺的示意横截面图。图20是示出制造本专利技术的碳化硅半导体器件的方法的示例的一部分制造エ艺的示意横截面图。图21是示出制造本专利技术的碳化硅半导体器件的方法的示例的一部分制造エ艺的示意横截面图。具体实施例方式在下文中将描述本专利技术的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：穗永美纱子，原田真，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：