碳化硅半导体器件及其制造方法技术

碳化硅膜(90)具有第一和第二主表面(P1、P2)。第二主表面(P2)具有元件形成表面(PE)以及终端表面(PT)。碳化硅膜(90)具有构成第一主表面(P1)以及与第一主表面(P1)相反的中间表面(PM)的第一范围(RA)，以及提供在中间表面(PM)上并构成元件形成表面(PE)的第二范围(RB)。第一范围(RA)包括：第一击穿保持层(81A)；以及部分提供在终端部(TM)中的中间表面(PM)处的保护环区(73)。第二范围(RB)具有第二击穿保持层(81B)。第二范围(RB)具有在终端部(TM)中仅具有第二击穿保持层(81B)的结构以及仅设置在元件部(CL)和终端部(TM)中的元件部(CL)中的结构。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种碳化硅(SiC)半导体器件以及制造碳化硅半导体器件的方法，特别地，涉及具有保护环区的碳化硅半导体器件以及制造这种碳化硅半导体器件的方法。
技术介绍
对于作为广泛应用的功率半导体器件的Si (硅)MOSFET (金属氧化物半导体场效应晶体管)来说，击穿电压的主要决定因素是作为击穿电压保持区的漂移层能承受的电场强度的上限。由Si制成的漂移层可在馈以约0.3MV/cm或更大的电场的部分处被击穿。因此，需要将MOSFET的整个漂移层中的电场强度抑制为小于预定值。最简单的方法是提供具有低杂质浓度的漂移层。但是，这种方法不利地提供MOSFET的大导通电阻。换言之，在导通电阻和击穿电压之间存在折衷关系。对于典型的Si MOSFET来说，考虑到由Si的属性值产生的理论限制，日本专利公布N0.9-191109说明了一种导通电阻和击穿电压之间的折衷关系。为了取消这种折衷，其公开了将下P型嵌入层和上P型嵌入层加入提供在η型衬底上的η型基极层中，η型衬底提供漏电极上。通过下P型嵌入层和上P型嵌入层，η型基极层被分成下区段、中区段和上区段，它们每一个都具有相等的厚度。根据本公开内容，由三个区段中每一个保持相等的电压，由此将各个区段的最大电场保持为等于或小于临界电场强度。而且，上述公开内容公开了提供具有保护环(也称为“场限制环”)的终端结构。具体地，在终端结构中，在分别对应于上述三个区段的深度位置处提供保护环。更具体地，在终端部中，嵌入的保护环分别提供在彼此不同的两个深度位置处的η型基极层中，并且保护环也提供在η型基极层的表面处。借助这三种类型的保护环，各个区段的最大电场也保持为等于或小于终端结构中的临界强度。此外，更通常地，已经更广泛地应用了上述的终端结构，其在不具有嵌入保护环的情况下仅在η型基极层的表面处具有保护环。引证文献列表专利文献PTD 1:日本专利公布 N0.9-191109
技术实现思路
技术问题对于相对导通电阻和击穿电压之间的折衷而提供进一步改进的方法来说，近年来，已经积极地探讨了采用SiC来替代Si。与Si不同，SiC是一种完全能承受0.4MV/cm或更大的电场强度的材料。换言之，在这种电场强度下，Si层很可能被击穿，而SiC层不会击穿。当能够施加这种高电场时，在由MOSFET结构中特定位置处的电场浓度造成的击穿方面会产生问题。例如，在沟槽型MOSFET的情况下，由栅极绝缘膜中而不是SiC层的电场浓度造成的栅极绝缘膜的击穿现象是击穿电压的主要决定因素。因此，击穿电压的决定因素在Si半导体器件和SiC半导体器件之间是不同的。因此，为了提高SiC半导体器件的击穿电压，简单地采用假设采用Si的上述公开内容的技术不是最好的解决手段。因此，对于保持击穿电压的终端结构来说，优选采用用于SiC半导体器件的最佳的方案。当一般的保护环，即半导体层处的保护环用作终端结构时，电场集中发生在半导体层的表面附近。因此，电场可能在相邻于保护环并靠近半导体层的表面的位置处的元件部中聚集。在这个位置，击穿现象由电场集中而引发。而且，如上述公开内容中所述，在保护环提供在半导体层中以及半导体层处的情况下，因为其具有多种类型的保护环，半导体器件的结构复杂，并且因为会增加执行杂质注入步骤以形成保护环的次数，制造方法复杂。已经提出本专利技术以解决上述问题，并且其目的是提供一种具有高击穿电压以及简单的结构的碳化硅半导体器件以及制造这种碳化硅半导体器件的方法。问题的解决手段本专利技术的碳化硅半导体器件具有提供有半导体元件的元件部以及围绕元件部的终端部。碳化硅半导体器件包括碳化硅膜、第一主电极以及第二主电极。碳化硅膜具有第一主表面以及与第一主表面相反的第二主表面。第二主表面具有元件部中的元件形成表面以及终端部中的终端表面。碳化硅膜具有构成第一主表面以及与第一主表面相反的中间表面的第一范围，以及具有提供在中间表面上并构成元件形成表面的第二范围。第一范围包括具有第一导电类型的第一击穿电压保持层，以及部分提供在终端部中的中间表面处、在中间表面处围绕元件部并具有第二导电类型的保护环区。第二范围具有第二击穿电压保持层，第二击穿电压保持具有第一导电类型。第二范围具有在终端部中仅具有第二击穿电压保持层的结构以及仅设置在元件部和终端部中的元件部中的结构中的一种。第一主电极面对第一主表面。第二主电极面对第二主表面的元件形成表面。根据该碳化硅半导体器件，第二范围具有在终端部中仅具有第二击穿电压保持层的结构以及仅设置在元件部和终端部的元件部中的结构中的一种。当第二范围具有在终端部中仅具有第二击穿电压保持层的结构时，不必在第二范围中在终端部内提供除第二击穿电压保持层之外的结构。当第二范围具有仅设置在元件部和终端部中的元件部中的结构时，不必在终端部中提供第二范围。在两种情况下，都可简化碳化硅半导体器件的结构。而且，当第二范围仅在终端部中具有第二击穿电压保持层时，终端部中的第二范围的部分仅由第二击穿电压保持层构成。因此，整个终端表面都具有第一导电类型。因此，没有pn结提供在终端表面上。因此，可防止终端表面附近的电场集中。因此，防止高电场施加在相邻于终端表面的元件形成表面附近。当第二范围具有仅设置在元件部和终端部中的元件部中的结构时，元件形成表面由第二范围构成且终端表面由第二范围之外的第一范围构成。因此，元件形成表面的位置以及终端表面的位置在厚度方向上移位。因此，可抑制终端表面附近的电场集中作用于元件形成表面附近。在任一种情况下，可防止终端表面附近的兀件部被击穿。如上所述，根据上述碳化硅半导体器件，可简化碳化硅半导体器件的结构，且可提高碳化硅半导体器件的击穿电压。第一范围可包括电荷补偿区，其部分提供在元件部中的中间表面处、具有第二导电类型，且具有低于保护环区的杂质浓度的杂质浓度。因此，抑制了元件部中的电场，由此提高碳化硅半导体器件的击穿电压。元件形成表面和终端表面可设置在平面上。因此，简化了碳化硅膜的表面的形状。因此可更加简化碳化硅半导体器件的结构。终端表面可设置为从包括元件形成表面的虚拟平面朝向第一主表面移位。因此，元件形成表面的位置和终端表面的位置在厚度方向上移位。因此，可抑制终端表面附近的电场集中作用于元件形成表面附近。因此，可更加确保防止终端表面附近的元件部被击穿。第二范围可覆盖保护环区。即，第二范围可保留在保护环区上。在这种情况下，与整体移除保护环区上的第二范围的情况相比，可简化制造碳化硅半导体器件的方法。保护环区可位于终端表面中。在这种情况下，碳化硅膜不具有覆盖保护环区的部分。因此，可防止电场绕过保护环。因此，可更加确保防止终端表面附近的元件部被击穿。本专利技术中制造碳化硅半导体器件的方法是制造具有提供有半导体元件的元件部以及围绕元件部的终端部的碳化硅半导体器件的方法。碳化硅半导体器件包括具有第一主表面和与第一主表面相反的第二主表面的碳化硅膜。第二主表面具有元件部中的元件形成表面以及终端部中的终端表面。制造碳化硅半导体器件的方法包括以下步骤。形成构成第一主表面以及与第一主表面相反的中间表面的第一范围。形成第一范围的步骤包括:形成第一击穿电压保持层的步骤；以及在终端区中在中间表面处部分形成保护环区的步骤，第一击穿电压保持层构成第一主表面以及中间表面并具本文档来自技高网...

【技术保护点】
一种碳化硅半导体器件，所述碳化硅半导体器件具有设置有半导体元件的元件部以及围绕所述元件部的终端部，所述碳化硅半导体器件包括：碳化硅膜，所述碳化硅膜具有第一主表面以及与所述第一主表面相反的第二主表面，所述第二主表面具有在所述元件部中的元件形成表面以及在所述终端部中的终端表面，所述碳化硅膜具有第一范围，所述第一范围构成所述第一主表面以及与所述第一主表面相反的中间表面，所述碳化硅膜具有第二范围，所述第二范围设置在所述中间表面上并且构成所述元件形成表面，所述第一范围包括第一击穿电压保持层，所述第一击穿电压保持层具有第一导电类型，所述第一范围包括保护环区，所述保护环区部分地设置在所述终端部中的所述中间表面处、在所述中间表面处围绕所述元件部、并且具有第二导电类型，所述第二范围具有第二击穿电压保持层，所述第二击穿电压保持层具有所述第一导电类型，所述第二范围具有在所述终端部中仅具有所述第二击穿电压保持层的结构以及仅布置在所述元件部和所述终端部当中的所述元件部中的结构中的一种；第一主电极，所述第一主电极面对所述第一主表面；以及第二主电极，所述第二主电极面对所述第二主表面的所述元件形成表面。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：增田健良，和田圭司，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：日本;JP