通过经由掩模层（31）中形成的第一开口进行离子注入，形成第一杂质区（123）。通过在上面已设置掩模层（31）的蚀刻停止层上沉积间隔层（32），形成具有掩模层（31）和间隔层（32）的掩模部（30）。通过对间隔层（32）进行各向异性蚀刻，在掩模部（30）中形成由第二侧壁围绕的第二开口（P2）。通过经由第二开口（P2）进行离子注入，形成第二杂质区（124）。在第二侧壁的与第二深度（D2）等高的高度（HT）内，第二侧壁相对于表面（SO）的角度（AW）为90°±10°。因此，可以提高杂质区延伸的精确度。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及。
技术介绍
在制造半导体器件的过程中，需要在半导体衬底中选择性形成杂质区的步骤。例如，在制造n沟道型MOSFET (金属氧化物半导体场效应晶体管)的过程中，为了得到npn结构，通常执行在n型半导体衬底中部分地形成p型杂质区并且进一步在这个p型杂质区中部分地形成n型杂质区的步骤。即，形成在延伸上彼此不同的两个杂质区。在采用硅衬底的情况下，因为可以通过扩散来调节杂质区的延伸，所以已广泛使用利用这种特征的双扩散技术。同时，在采用碳化硅衬底的情况下，杂质的扩散系数小，因此难以通过扩散来调节杂质区的延伸。即，其中已注入离子的区域在经过活化退火时基本上变成杂质区。因此，不能采用双扩散技术。因此，例如，根据日本专利特许公开No. 6-151860 (PTL1)，通过使用在 端面上具有倾斜表面的栅电极作为掩模，注入离子。通过利用离子注入过程中的杂质离子的范围能由加速电压控制这一事实，形成所需的杂质区。引用列表专利文献PTLl :日本专利特许公开No. 6-151860
技术实现思路
技术问题在以上的方法中，杂质区的延伸很大程度上取决于形成栅电极的倾斜表面的精确度，因此杂质延伸的误差变大。本专利技术针对的是以上问题，并且本专利技术的目的在于提供一种，该方法能够提高杂质区延伸的精确度。问题的解决方案根据本专利技术的，执行以下各步骤。制备具有表面的碳化硅衬底。在该碳化硅衬底的表面上，形成蚀刻停止层。在该蚀刻停止层上，沉积掩模层。在该掩模层中，形成由第一侧壁围绕的第一开口。通过经由第一开口进行离子注入，在碳化硅衬底中，从表面至第一深度形成具有第一导电类型的第一杂质区。在形成第一杂质区的步骤之后，通过在上面已设置有掩模层的蚀刻停止层上沉积间隔层，来形成具有掩模层和间隔层的掩模部，该间隔层覆盖第一开口中的第一侧壁和蚀刻停止层。通过对第一开口中的间隔层进行各向异性蚀刻，在掩模部中形成由第二侧壁围绕的第二开口。通过经由第二开口进行离子注入，在该碳化硅衬底中，从表面至第二深度形成具有第二导电类型的第二杂质区，其中第二导电类型不同于第一导电类型，第二深度小于第一深度。在第二侧壁的与第二深度等高的高度内，第二侧壁相对于表面的角度为90° ±10°。注意的是，“90° ±10° ”意味着大于等于80°且小于等于100°。根据以上的制造方法，在与第二杂质区的第二深度等高的高度内，掩模部的第二侧壁相对于碳化硅衬底的表面的角度为90° ±10°，也就是说，基本是垂直的。因此，在用于形成第二杂质区的离子注入的过程中，在第二侧壁附近基本上不存在由于第二侧壁的倾斜而导致掩模部具有小厚度的区域。因此，可以抑制在第二侧壁附近离子经由掩模部引入到碳化硅衬底中。因此，杂质区基本上不能形成在被掩模部覆盖的部分中。因此，可以提高第二杂质区的延伸的精确度。优选地，在形成第二杂质区的步骤之后，去除掩模部。因此，可以暴露碳化硅衬底中被掩模部覆盖的部分。另外，优选地，在去除掩模部的步骤之后，在碳化硅衬底上形成栅绝缘膜和栅电极 。因此，可以形成由于暴露于用于形成第一杂质区和第二杂质区的离子注入而导致质量没有变化的栅绝缘膜和栅电极。优选地，在第一侧壁的与第一深度等高的高度内，第一侧壁相对于表面的角度为90° ±10°。因此，在用于形成第一杂质区的离子注入的过程中，在第一侧壁附近基本上不存在由于第一侧壁的倾斜而导致掩模部具有小厚度的区域。因此，可以抑制在第一侧壁附近离子经由掩模部引入到碳化硅衬底中。因此，杂质区基本上不能形成在被掩模部覆盖的部分中。因此，可以提高第一杂质区的延伸的精确度。优选地，在形成第二杂质区的步骤中的离子注入角不小于0°且不大于6°。即，离子基本上垂直于碳化硅衬底的表面注入。因此，与离子注入角较大的情况相比，可以进一步抑制在第二侧壁附近离子经由掩模部引入到碳化硅衬底中。优选地，第二侧壁包括相对于表面的角度为90° ±10°并且高度不小于0.5 iim且不大于2. 5 y m的部分。当这个高度不小于0. 5 y m时，可以进一步抑制离子经由掩模部引入到碳化硅衬底中。当这个高度不大于2. 5 时，可以使用更薄的掩模部，并且因此可以抑制由于掩模部中的应力导致碳化硅衬底发生扭曲。形成第二杂质区的步骤中的离子注入角可以不小于3°且不大于6°，并且碳化硅衬底的表面可以为六方晶体的(0-33-8)平面。当碳化硅衬底的表面是六方晶体的(0-33-8)平面时，可以提高表面上载流子的沟道迁移率。另外，当离子注入角不小于3°时，可以抑制在碳化硅衬底中注入的离子出现沟道。在形成第二杂质区的步骤中的离子注入角可以为0°，并且碳化硅衬底的表面可以相对于六方晶体的{0001}平面倾斜3°或更大的角度，以防止离子注入期间出现沟道现象。当离子注入角为0°时，可以进一步抑制第二侧壁附近离子经由掩模部引入到碳化硅衬底中。优选地，掩模层由氧化硅和多晶硅中的任意一种物质制成。优选地，间隔层由氧化硅和多晶硅中的任意一种物质制成。优选地，用于蚀刻停止层的材料不同于用于掩模层的材料。进一步优选地，蚀刻停止层包括氮化硅层、多晶硅层、氧化硅层、氮氧化硅层和钛层中的至少任意一种。进一步优选地，蚀刻停止层的厚度不小于IOnm且不大于500nm。在蚀刻停止层包括钛层的情况下，优选地，在用作蚀刻停止层的钛层和碳化硅衬底之间设置由氧化硅和多晶硅中的任意一种物质制成的基底层。本专利技术的有益效果从以上描述中清楚的是，根据本专利技术，可以提高杂质区延伸的精确度。附图说明图I是示意性示出本专利技术的第一实施例中的碳化硅半导体器件的构造的局部截面图。 图2是示意性示出图I中的碳化硅半导体器件的制造方法中的第一个步骤的局部截面图。图3是示意性示出图I中的碳化硅半导体器件的制造方法中的第二个步骤的局部截面图。图4是示意性示出图I中的碳化硅半导体器件的制造方法中的第三个步骤的局部截面图。图5是示意性示出图I中的碳化硅半导体器件的制造方法中的第四个步骤的局部截面图。图6是示意性示出图I中的碳化硅半导体器件的制造方法中的第五个步骤的局部截面图。图7是示意性示出图I中的碳化硅半导体器件的制造方法中的第六个步骤的局部截面图。图8是示意性示出图I中的碳化硅半导体器件的制造方法中的第七个步骤的局部截面图。图9是示意性示出图I中的碳化硅半导体器件的制造方法中的第八个步骤的局部截面图。图10是示意性示出图I中的碳化硅半导体器件的制造方法中的第九个步骤的局部截面图。图11是示意性示出图I中的碳化硅半导体器件的制造方法中的第十个步骤的局部截面图。图12是示意性示出图I中的碳化硅半导体器件的制造方法中的第十一个步骤的局部截面图。图13是示意性示出图I中的碳化硅半导体器件的制造方法中的第十二个步骤的局部截面图。图14是示意性示出图I中的碳化硅半导体器件的制造方法中的第十三个步骤的局部截面图。图15是示意性示出图I中的碳化硅半导体器件的制造方法中的第十四个步骤的局部截面图。图16是图12的局部放大图。图17是示意性示出图3中的步骤的变形形式的局部截面图。图18是示意性示出本专利技术的第二实施例中的碳化硅半导体器件的构造的局部截面图。图19是示意性示出本专利技术的第二实施例中的碳化硅半导体器件的制造方法中的第一个步骤的局部截面图。图20是示意性示出本专利技术的第二实施例中本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.12.22 JP 2010-2852771.一种制造碳化硅半导体器件的方法，所述方法包括以下各步骤 制备具有表面(SO)的碳化硅衬底(90)； 在所述碳化硅衬底的所述表面上，形成蚀刻停止层(50); 在所述蚀刻停止层上，沉积掩模层(31)； 在所述掩模层中，形成由第一侧壁(SI)围绕的第一开口(Pl)； 通过经由所述第一开口进行离子注入，在所述碳化硅衬底中，从所述表面至第一深度(Dl)形成具有第一导电类型的第一杂质区(123); 在所述的形成第一杂质区的步骤之后，通过在上面已设置有所述掩模层的所述蚀刻停止层上沉积间隔层(32)，来形成具有所述掩模层和所述间隔层的掩模部(30)，所述间隔层覆盖所述第一开口中的所述第一侧壁和所述蚀刻停止层； 通过对所述第一开口中的所述间隔层进行各向异性蚀刻，在所述掩模部中形成由第二侧壁(S2)围绕的第二开口(P2);以及 通过经由所述第二开口进行离子注入，在所述碳化硅衬底中，从所述表面至第二深度(D2)形成具有第二导电类型的第二杂质区(124)，其中，所述第二导电类型不同于所述第一导电类型，所述第二深度小于所述第一深度，并且在所述第二侧壁的与所述第二深度等高的高度内，所述第二侧壁相对于所述表面的角度(AW)为90° ±10°。2.根据权利要求I所述的制造碳化硅半导体器件的方法，还包括在所述的形成第二杂质区的步骤之后去除所述掩模部的步骤。3.根据权利要求2所述的制造碳化硅半导体器件的方法，还包括在所述的去除所述掩模部的步骤之后在所述碳化硅衬底上形成栅绝缘膜和栅电极的步骤。4.根据权利要求I所述的制造碳化硅半导体器件的方法，其中， 在所述第一侧壁的与所述第一深度等高的高度内，所述第一侧壁相对于所述表面的角度为 90。±10。。5.根据权利要求I所述的制造碳化硅半导体器件的方法，其中， 在所述的形成第二杂质区的步骤中的离子注入角(Al)不...
【专利技术属性】
技术研发人员：大井直树，盐见弘，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。