半导体存储器件及其制造方法技术

本发明专利技术公开了一种半导体存储器件，所述半导体存储器件包括：位线，所述位线沿第一方向延伸；垂直栅单元，包括被形成为柱体形状的栅氧化物层和栅金属层；下电极和数据储存材料层，形成在垂直栅单元上；以及互连层，形成在数据储存材料层上。

【技术实现步骤摘要】
半导体存储器件及其制造方法相关申请的交叉引用本申请要求2011年12月15日向韩国专利局提交的申请号为10-2011-0135695的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术涉及一种半导体器件及其制造方法，更具体而言，涉及一种具有垂直栅单元的半导体存储器件及其制造方法。
技术介绍
除了快闪存储器件的非易失性、静态随机存取存储器(SRAM)的高速操作、以及动态随机存取存储器(DRAM)的高集成度之外，半导体存储器件还可以具有低功耗的特点。诸如铁电随机存取存储器(FRAM)、磁随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)、或纳米浮栅存储器(NFGM)的器件可以提供以上所列的特点。例如，已经使用二极管作为半导体存储器件的开关器件。然而，在将二极管应用为开关器件时，半导体存储器件可能具有以下特点。图1是包括根据现有技术的开关器件的半导体存储器件的电路图。参见图1，所述半导体存储器件具有包括下层单元A和上层单元B的多层层叠(MLS，multi-levelstack)结构。下层单元A和上层单元B分别形成在公共字线20之下和之上。下层单元A包括用作开关器件的二极管12以及形成在第一位线10与公共字线20之间的相变材料16，上层单元B包括用作开关器件的二极管22以及形成在公共字线20与第二位线30之间的相变材料26。图2说明与图1的半导体存储器件相对应的截面结构。参见图2，下层单元形成在第一位线10上，所述下层单元包括顺序地形成的二极管12、加热件14以及相变材料16。下层单元还包括形成在相邻的下层单元之间的掩埋绝缘层18。公共字线20形成在下层单元上，并且上层单元形成在公共字线20上。上层单元包括顺序地形成的二极管22、加热件24以及相变材料26。在相邻的上层单元之间形成有掩埋绝缘层28。第二位线30形成在上层单元上。在如图1和图2所示的现有技术中，将二极管12和22形成为半导体存储器件的开关器件。在利用二极管作为开关器件时，需要分别分开的字线和位线以选择二极管。然而，随着半导体存储器件进一步集成，字线和位线形成得更小，因而字线的电阻逐渐地增加。随着字线的电阻增加，在单元的写入或读取操作中字线的电压变得接近0V，因而施加到单元的电压减小，导致读取/写入感测余量减小。更具体地，由于字线的电压增加，单元的低电阻值状态被感测为高电阻状态，使得导致了减小读取感测余量的字线跳跃(bouncing)。另外，随着字线和位线的临界尺寸(CD)根据半导体存储器件的进一步集成而减小，互连线电阻逐渐增加，因而内部操作电压增加。另外，在将二极管形成为开关器件时，所有的掩模工艺都以单元节距(pitch)来执行，制造工艺复杂，生产成本增加。
技术实现思路
根据一个示例性实施例，一种制造半导体存储器件的方法，包括以下步骤：在位线上形成栅单元材料层；沿位线延伸的方向将栅单元材料层的一部分刻蚀成线形，以形成线形刻蚀区域；在线形刻蚀区域中形成第一间隔件绝缘层；对第一间隔件绝缘层执行回蚀工艺，以暴露位线并形成回蚀区域；在第一间隔件绝缘层之下形成第一氧化物层；在回蚀区域中形成第一掩埋绝缘层；沿与位线延伸的方向相垂直的方向刻蚀栅单元材料层，以形成第一沟槽；在第一沟槽中在栅单元材料层的侧壁上形成第二间隔件绝缘层；对第二间隔件绝缘层执行回蚀工艺以暴露位线；在第二间隔件绝缘层之下形成第二氧化物层；在第一沟槽中形成第二掩埋绝缘层；去除第一间隔件绝缘层和第二间隔件绝缘层；在通过去除第一间隔件绝缘层和第二间隔件绝缘层而形成的空间中顺序地形成栅氧化物层和栅金属层；去除栅金属层和栅氧化物层的一部分；在通过去除栅金属层和栅氧化物层的一部分而形成的空间中形成第三掩埋绝缘层；去除栅单元材料层的上部；在通过去除栅单元材料层的上部而形成的空间中顺序地形成下电极和数据储存材料层；以及在数据储存材料层上形成互连层。根据另一个示例性实施例，一种制造半导体存储器件的方法，包括以下步骤：在位线上形成栅单元材料层；沿与位线延伸的方向相垂直的方向刻蚀栅单元材料层的一部分以形成第一沟槽；在第一沟槽中在栅单元材料层的侧壁上形成间隔件绝缘层；在间隔件绝缘层之下形成氧化物层；在第一沟槽中形成第一掩埋绝缘层；去除间隔件绝缘层；在通过去除间隔件绝缘层而形成的空间中顺序地形成栅氧化物层和栅金属层；去除栅金属层和栅氧化物层的一部分；在通过去除栅金属层和栅氧化物层的一部分而形成的空间中形成第二掩埋绝缘层；去除栅单元材料层的上部；在通过去除栅单元材料层的上部而形成的空间中顺序地形成下电极和数据储存材料层；以及在数据储存材料层上形成互连层。根据另一个示例性实施例，一种制造半导体存储器件的方法，包括以下步骤：在位线上形成栅单元材料层；将栅单元材料层图案化为柱体形状；在栅单元材料层被去除的区域的底部中形成绝缘层；在栅单元材料层的暴露侧壁上形成栅氧化物层；在栅单元材料层被去除的区域中的栅氧化物层上形成栅金属层；在栅单元材料层被去除的区域中形成第一掩埋绝缘层；去除栅栅金属层和氧化物层的一部分；在通过去除栅金属层和栅氧化物层而形成的空间中形成第二掩埋绝缘层；去除栅单元材料层的上部；在通过去除栅单元材料层的上部而形成的空间中顺序地形成下电极和数据储存材料层；以及在数据储存材料层上形成互连层。附图说明从以下结合附图的详细描述中将更清楚地理解本公开主题的上述和其它的方面、特征和优点，其中：图1是说明包括现有技术中的开关器件的半导体存储器件的配置的电路图；图2是与图1相对应的半导体存储器件的截面图；图3是说明根据本专利技术一个示例性实施例的包括垂直栅单元的半导体存储器件的电路图；图4是说明根据本专利技术第一示例性实施例的半导体存储器件的布局的示图；图5A至图5G是说明制造具有图4的布局的半导体存储器件的方法的示图；图6是说明根据本专利技术第二示例性实施例的半导体存储器件的布局的示图；图7A至图7D是说明制造具有图6的布局的半导体存储器件的方法的示图；图8是说明根据本专利技术第三示例性实施例的半导体存储器件的布局的示图；图9A至图9D是说明制造具有图8的布局的半导体存储器件的方法的示图；图10是说明根据本专利技术一个示例性实施例的具有垂直栅单元的半导体存储器件的另一个电路配置的示图；图11是说明根据本专利技术一个示例性实施例的包括垂直栅单元的半导体存储器件的另一个电路配置的示图；以及图12是说明根据本专利技术一个示例性实施例的包括垂直栅单元的半导体存储器件的另一个电路配置的示图。具体实施方式在下文中，将参照附图更详细地描述示例性实施例。本文参照截面图描述示例性实施例，截面图是示例性实施例(以及中间结构)的示意性图示。照此，可以预料到图示的形状变化是例如制造技术和/或公差的结果。因而，示例性实施例不应被解释为限于本文所说明的区域的特定形状，而是可以包括例如来自于制造的形状差异。在附图中，为了清楚起见，可能对层和区域的长度和尺寸进行夸大。相同的附图标记在附图中表示相同的元件。还要理解当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上，或还可以存在中间层。在下文中，将参照附图详细地描述根据本专利技术的一个示例性实施例的半导体存储器件及其制造方法。图3是说明根据本专利技术一个示例性实施例的包括垂直栅单元的半导体存储器件的电路配本文档来自技高网...

【技术保护点】
一种制造半导体存储器件的方法，包括以下步骤：在位线上形成栅单元材料层；沿所述位线延伸的方向将所述栅单元材料层的一部分刻蚀成线形，以形成线形刻蚀区域；在所述线形刻蚀区域中形成第一间隔件绝缘层；对所述第一间隔件绝缘层执行回蚀工艺，以暴露所述位线并形成回蚀区域；在所述第一间隔件绝缘层之下形成第一氧化物层；在所述回蚀区域中形成第一掩埋绝缘层；沿与所述位线延伸的方向相垂直的方向刻蚀所述栅单元材料层，以形成第一沟槽；在所述第一沟槽中在所述栅单元材料层的侧壁上形成第二间隔件绝缘层；对所述第二间隔件绝缘层执行回蚀工艺以暴露所述位线；在所述第二间隔件绝缘层之下形成第二氧化物层；在所述第一沟槽中形成第二掩埋绝缘层；去除所述第一间隔件绝缘层和所述第二间隔件绝缘层；在通过去除所述第一间隔件绝缘层和所述第二间隔件绝缘层而形成的空间中顺序地形成栅氧化物层和栅金属层；去除所述栅金属层和所述栅氧化物层的一部分；在通过去除所述栅金属层和所述栅氧化物层的一部分而形成的空间中形成第三掩埋绝缘层；去除所述栅单元材料层的上部；在通过去除所述栅单元材料层的上部而形成的空间中顺序地形成下电极和数据储存材料层；以及在所述数据储存材料层上形成互连层。...

【技术特征摘要】
2011.12.15 KR 10-2011-01356951.一种制造半导体存储器件的方法，包括以下步骤：在位线上形成栅单元材料层；沿所述位线延伸的方向将所述栅单元材料层的一部分刻蚀成线形，以形成线形刻蚀区域；在所述线形刻蚀区域中形成第一间隔件绝缘层；对所述第一间隔件绝缘层执行回蚀工艺，以暴露所述位线并形成回蚀区域；在所述第一间隔件绝缘层之下形成第一氧化物层；在所述回蚀区域中形成第一掩埋绝缘层；沿与所述位线的上表面相垂直的方向刻蚀所述栅单元材料层，以形成第一沟槽；在所述第一沟槽中在所述栅单元材料层的侧壁上形成第二间隔件绝缘层；对所述第二间隔件绝缘层执行回蚀工艺以暴露所述位线；在所述第二间隔件绝缘层之下形成第二氧化物层；在所述第一沟槽中形成第二掩埋绝缘层；去除所述第一间隔件绝缘层和所述第二间隔件绝缘层；在通过去除所述第一间隔件绝缘层和所述第二间隔件绝缘层而形成的空间中从内往外顺序地形成栅氧化物层和栅金属层；去除所述栅金属层和所述栅氧化物层的一部分；在通过去除所述栅金属层和所述栅氧化物层的一部分而形成的空间中形成第三掩埋绝缘层；去除所述栅单元材料层的上部；在通过去除所述栅单元材料层的上部而形成的空间中从下往上顺序地形成下电极和数据储存材料层；以及在所述数据储存材料层上形成互连层。2.如权利要求1所述的方法，其中，所述栅单元材料层包括选自硅Si、锗硅SiGe、锗Ge以及砷化镓GaAs中的半导体材料。3.如权利要求2所述的方法，其中，所述栅单元材料层包括选自N掺杂半导体材料、P掺杂半导体材料、以及未掺杂半导体材料中的半导体材料，以沿与所述位线的上表面相垂直的方向形成源极、漏极以及沟道。4.如权利要求1所述的方法，还包括以下步骤：在所述下电极与所述栅单元材料层之间的界面处利用选自钛Ti、钴Co、镍Ni、钨W、铂Pt、铅Pb、钼Mo以及钽Ta中的材料来形成硅化物层，以减小所述下电极与所述栅单元材料层之间的接触电阻。5.如权利要求1所述的方法，其中，所述数据储存材料层包括用于构成选自相变随机存取存储器PCRAM、磁随机存取存储器MRAM、自旋转移力矩磁随机存取存储器STTMRAM以及聚合物随机存取存储器PoRAM中的任何一种的阻变层。6.如权利要求5所述的方法，其中，当所述数据储存材料层包括用于所述PCRAM的材料时，所述数据储存材料层包括选自碲Te、硒Se、锗Ge、它们的化合物以及合金中的材料层。7.如权利要求6所述的方法，其中，所述数据储存材料层包括选自Te、Se、Ge、铋Bi、Pb、锡Sn、砷As、硫S、Si、磷P、氧O、氮N、它们的化合物以及合金中的材料。8.如权利要求1所述的方法，其中，所述位线、所述栅金属层、所述下电极以及所述互连层中的每个包括金属、合金、金属氮氧化物以及导电碳化合物中的至少一种，所述金属、合金、金属氮氧化物以及导电碳化合物包括钨W、铜Cu、氮化钛TiN、氮化钽TaN、氮化钨WN、氮化钼MoN、氮化铌NbN、氮化钛硅TiSiN、氮化钛铝TiAlN、氮化钛硼TiBN、氮化锆硅ZrSiN、氮化钨硅WSiN、氮化钨硼WBN、氮化锆铝ZrAlN、氮化钼硅MoSiN、氮化钼铝MoAlN、氮化钽硅TaSiN、氮化钽铝TaAlN、钛Ti、钼Mo、钽Ta、硅化钛TiSi、硅化钽TaSi、钛钨TiW、氮氧化钛TiON、氮氧化钛铝TiAlON、氮...

【专利技术属性】
技术研发人员：朴南均，崔康植，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：