高密度闸流管随机存取存储器装置及方法制造方法及图纸

本发明专利技术展示存储器装置及制作存储器装置的方法。所展示的方法及配置提供经折叠及垂直存储器装置以实现增加的存储器密度。所提供的方法允许在存储器装置的表面上或接近所述表面形成存储器阵列中的迹线布线。

【技术实现步骤摘要】
【国外来华专利技术】

技术介绍
闸流管随机存取存储器(TRAM)提供不需要与选择晶体管分离的用以存储存储器状态的排他性存储电容器的存储器结构。然而，迄今为止的装置配置使用相当大量的表面积。需要装置配置的改进以进一步改进存储器密度。此外，期望使用可靠且高效的制造方法来形成装置
技术实现思路
附图说明图1展示根据本专利技术的实施例的实例性存储器单元。图2展示根据本专利技术的实施例的实例性存储器单元在各种栅极电压下的触发电压。图3展示根据本专利技术的实施例的形成存储器单元的实例性方法。图4展示包含根据本专利技术的实施例的实例性存储器单元的信息处置系统。具体实施例方式在本专利技术的以下详细说明中，参考形成本专利技术的一部分且其中通过图解说明的方式展示其中可实践本专利技术的特定实施例的所附图式。充分详细地描述这些实施例以使所属领域的技术人员能够实践本专利技术。可利用其它实施例且可做出化学、结构、逻辑、电改变等。以下说明中所使用的术语晶片及衬底包含具有借助其形成装置或集成电路(IC)结构的经暴露表面的任何结构。术语衬底应理解为包含半导体晶片。术语衬底还用以指在处理期间的半导体结构且可包含已制作于其上的例如绝缘体上硅(本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.07.19 US 12/838,8031.一种存储器单元，其包括: 第一类型经掺杂半导体基底，其具有两个面朝上的端及在所述两个面朝上的端之间的经折叠传导路径； 一对第二类型经掺杂半导体结构，其垂直耦合到所述第一类型经掺杂半导体基底以沿所述传导路径形成第一及第二 p-n结； 第一类型经掺杂半导体顶部结构，其用以沿所述传导路径形成第三p-n结；及栅极，其邻近于所述第一类型经掺杂半导体基底的至少一侧在所述第一与第二 P-n结之间。2.根据权利要求1所述的存储器单元，其中所述第一类型经掺杂半导体为P型掺杂的且所述第二类型经掺杂半导体为η型。3.根据权利要求1所述的存储器单元，其中所述第一类型经掺杂半导体基底位于绝缘体区域上方。4.根据权利要求1所述的存储器单元，其中所述第一类型经掺杂半导体基底由绝缘体上硅衬底的半导体区域形成。5.根据权利要求1所述的存储器单元，其中所述存储器单元使用约4F2的衬底面积量。6.一种存储器单兀,其包括: 第一类型经掺杂半导体基底，其具有两个面朝上的端及在所述两个面朝上的端之间的经折叠传导路径； 一对第二类型经掺杂半导体 结构，其垂直耦合到所述第一类型经掺杂半导体基底以沿所述传导路径形成第一及第二 P-n结； 第一类型经掺杂半导体顶部结构，其用以沿所述传导路径形成第三p-n结；及 栅极，其在所述第一与第二 P-n结之间大致环绕所述第一类...

【专利技术属性】
技术研发人员：苏拉吉·J·马修，钱德拉·穆利，
申请(专利权)人：美光科技公司，
类型：
国别省市：