数据存储器件及其制造方法技术

本发明专利技术提供了数据存储器件及其制造方法。该器件可以包括：多个单元选择部，形成在基板中；板导电图案，覆盖单元选择部且电连接到单元选择部的第一端子；多个贯通柱，穿透板导电图案且与板导电图案绝缘；以及多个数据存储部，分别直接连接到多个贯通柱。数据存储部可以分别电连接到单元选择部的第二端子。

【技术实现步骤摘要】
数据存储器件及其制造方法本申请要求享有2011年12月14日提交的韩国专利申请No.10-2011-0134422的优先权，其全部内容通过引用结合于此。
本公开涉及半导体器件及其制造方法，更具体地，涉及数据存储器件及其制造方法。
技术介绍
由于小尺寸、多功能和/或低制造成本，半导体器件在电子产业中极有吸引力。半导体器件中的数据存储器件可以存储逻辑数据。数据存储器件随着电子产业的发展而更高度地集成。因而，构成数据存储器件的各组件的线宽减小。另外，需要数据存储器件的高可靠性以及高集成度。然而，高集成度可能降低数据存储器件的可靠性。因而，已经进行了各种研究来提高数据存储器件的可靠性以及集成度。
技术实现思路
在此公开的实施方式针对数据存储器件及其制造方法。在一个方面中，一种数据存储器件可以包括：多个单元选择部，形成在基板中；板导电图案，覆盖单元选择部，板导电图案电连接到单元选择部的第一端子；多个贯通柱，穿透板导电图案，该多个贯通柱与板导电图案绝缘；以及多个数据存储部，分别直接连接到多个贯通柱。数据存储部可以分别电连接到单元选择部的第二端子。在一些实施方式中，每个贯通柱可以与连接到贯通柱的数据存储部重叠。在其它实施方式中，每个数据存储部可以直接连接到相应的贯通柱的顶表面。每个数据存储部可以通过相应的贯通柱电连接到单元选择部的第二端子。数据存储部可以设置在板导电图案上方。在另一实施方式中，数据存储器件还可以包括：设置在数据存储部上的位线。在平面图中，数据存储部可以沿行和列布置，以及每条位线可以电连接到组成所述行的每一个的数据存储部。在另一实施方式中，每个数据存储部可以设置在相应的贯通柱下面，使得每个数据存储部可以直接连接到相应的贯通柱的底表面。在该情形下，板导电图案可以覆盖数据存储部。在另一实施方式中，数据存储器件还可以包括：设置在贯通柱上的位线。在平面图中，贯通柱可以沿行和列布置，以及每条位线连接到组成所述行的每一个的贯通柱的顶表面。在另一实施方式中，板导电图案可以具有多个板孔，多个贯通柱可以分别穿过多个板孔，板孔可以彼此间隔开。在另一实施方式中，每个单元选择部可以是场效应晶体管。每个单元选择部的第一源/漏区和第二源/漏区可以分别与第一端子和第二端子相应。每个单元选择部的栅电极可以设置在形成在基板中的凹陷区中。在另一方面中，一种数据存储器件可以包括：多个单元选择部，至少部分地形成在基板中；第一层间电介质层、板导电图案和第二层间电介质层，顺序地层叠在单元选择部上，板导电图案覆盖单元选择部，板导电图案电连接到单元选择部的第一端子；多个贯通柱，依次穿透第二层间电介质层、板导电图案和第一层间电介质层，该多个贯通柱分别电连接到单元选择部的第二端子，该多个贯通柱与板导电图案绝缘；以及多个数据存储部，设置在第二层间电介质层上，该多个数据存储部分别连接到贯通柱的顶表面。在一些实施方式中，多个贯通柱可以分别设置在依次穿透第二层间电介质层、板导电图案和第一层间电介质层的多个通孔中。每个贯通柱可以通过设置在每个通孔的内部侧壁与每个贯通柱之间的绝缘间隔物而与板导电图案绝缘。在其它实施方式中，每个贯通柱可以通过设置在每个贯通柱与板导电图案之间的绝缘体而与板导电图案绝缘。绝缘体可以包括通过对经每个通孔的内部侧壁暴露的板导电图案执行处理工艺而形成的材料。在其它实施方式中，单元选择部可以包括：多个单元有源部分，定义在基板中且沿行和列布置；成对的单元栅电极，分别设置在交叉组成所述列的每一个的单元有源部分的成对的单元凹陷区中；单元栅电介质层，设置在每个单元栅电极与基板之间；第一源/漏区，形成在所述成对的单元栅电极之间的每个单元有源部分中，第一源/漏区与第一端子相应；以及成对的第二源/漏区，分别形成在每个单元有源部分的两个边缘区域中。第二源/漏区可以与第二端子相应，所述成对的单元栅电极可以设置在所述成对的第二源/漏区之间。在另一实施方式中，形成在每个单元有源部分中的所述成对的单元栅电极、第一源/漏区和所述成对的第二源/漏区可以构成成对的单元选择部。所述成对的单元选择部可以共用形成在每个单元有源部分中的第一源/漏区。在另一实施方式中，数据存储器件还可以包括：器件隔离图案，设置在基板中以定义平行于所述行延伸的多个有源线图案；多个隔离栅电极，分别设置在交叉有源线图案和器件隔离图案的多个隔离凹陷区中；以及隔离栅电介质层，设置在每个隔离栅电极与每个隔离凹陷区的内表面之间。隔离凹陷区可以将每个有源线图案划分为单元有源部分。在另一实施方式中，隔离电压可以在操作期间被施加到隔离栅电极。隔离电压可以防止沟道形成在隔离凹陷区的内表面下面的有源线图案中。在其它实施方式中，数据存储器件还可以包括：接触线图案，穿透第一层间电介质层，接触线图案连接到组成所述列的每一个的单元有源部分中的第一源/漏区。接触线图案可以平行于所述列延伸，板导电图案可以通过接触线图案电连接到第一源/漏区。在另一些实施方式中，数据存储器件还可以包括：多个接触柱，穿透第一层间电介质层，多个接触柱分别连接到第一源/漏区。板导电图案可以通过接触柱电连接到第一源/漏区。在另一方面中，一种数据存储器件可以包括：多个单元选择部，至少部分地形成在基板中；下电介质层，设置在单元选择部上；多个数据存储部，设置在下电介质层上；第一层间电介质层、板导电图案和第二层间电介质层，顺序地层叠在数据存储部上；以及多个贯通柱，依次穿透第二层间电介质层、板导电图案和第一层间电介质层，多个贯通柱分别连接到数据存储部的顶表面。贯通柱可以与板导电图案绝缘，板导电图案可以电连接到单元选择部的第一端子，数据存储部可以分别电连接到单元选择部的第二端子。在一些实施方式中，数据存储器件还可以包括：穿透下电介质层的多个下柱。每个下柱将每个数据存储部连接到相应的单元选择部的第二端子。在另一方面中，一种制造数据存储器件的方法可以包括：在基板中形成单元选择部；顺序地形成第一层间电介质层、板导电图案和第二层间电介质层，板导电图案电连接到单元选择部的第一端子；形成依次穿透第二层间电介质层、板导电图案和第一层间电介质层的多个贯通柱，多个贯通柱与板导电图案绝缘；以及形成分别直接连接到多个贯通柱的多个数据存储部。数据存储部可以分别电连接到单元选择部的第二端子。在一些实施方式中，数据存储部可以形成在第二层间电介质层上，数据存储部可以分别与贯通柱的顶表面接触。在其它实施方式中，该方法还可以包括：形成填充数据存储部之间的空间的第三层间电介质层；以及在第三层间电介质层上形成位线。在平面图中，数据存储部可以沿行和列布置，以及每条位线可以电连接到组成所述行的每一个的数据存储部。在另一些实施方式中，在形成板导电图案之前，该方法还可以包括：形成穿透第一层间电介质层的接触线图案或接触柱。板导电图案可以通过接触线图案或接触柱电连接到单元选择部的第一端子。在另一些实施方式中，数据存储部可以在形成第一层间电介质层之前形成。在该情形下，板导电图案可以覆盖数据存储部。多个贯通柱可以分别设置在依次穿透第二层间电介质层、板导电图案和第一层间电介质层并且分别暴露数据存储部的多个通孔中。在另一些实施方式中，在形成数据存储部之前，该方法还可以包括：在单元选择部上形成下电介质层；以及形成穿透下电介本文档来自技高网...

【技术保护点】
一种数据存储器件，包括：多个单元选择部，形成在基板中；板导电图案，覆盖所述单元选择部，所述板导电图案电连接到所述单元选择部的第一端子；多个贯通柱，穿透所述板导电图案，所述多个贯通柱与所述板导电图案绝缘；以及多个数据存储部，分别直接连接到所述多个贯通柱，其中所述数据存储部分别电连接到所述单元选择部的第二端子。

【技术特征摘要】
2011.12.14 KR 10-2011-01344221.一种数据存储器件，包括：多个单元选择部，形成在基板中；板导电图案，覆盖所述单元选择部，所述板导电图案电连接到所述单元选择部的第一端子；多个贯通柱，穿透所述板导电图案，所述多个贯通柱与所述板导电图案绝缘；以及多个数据存储部，分别直接连接到所述多个贯通柱，其中所述数据存储部分别电连接到所述单元选择部的第二端子，其中所述板导电图案具有多个板孔；其中所述多个贯通柱分别穿过所述多个板孔；以及其中所述板孔彼此间隔开并形成板孔的阵列。2.根据权利要求1所述的数据存储器件，其中在平面图中，每个所述贯通柱与连接到所述贯通柱的所述数据存储部重叠。3.根据权利要求1所述的数据存储器件，其中每个所述数据存储部直接连接到相应的贯通柱的顶表面；其中每个所述数据存储部通过相应的贯通柱电连接到单元选择部的第二端子；以及其中所述数据存储部设置在所述板导电图案上方。4.根据权利要求3所述的数据存储器件，还包括：设置在所述数据存储部上的位线，其中在平面图中，所述数据存储部沿行和列布置，以及其中每条所述位线电连接到构成每个所述行的所述数据存储部。5.根据权利要求1所述的数据存储器件，其中每个所述数据存储部设置在相应的贯通柱下面，使得每个所述数据存储部直接连接到相应的贯通柱的底表面；以及其中所述板导电图案覆盖所述数据存储部。6.根据权利要求5所述的数据存储器件，还包括：设置在所述贯通柱上的位线，其中在平面图中，所述贯通柱沿行和列布置，以及其中每条所述位线连接到构成每个所述行的所述贯通柱的顶表面。7.一种数据存储器件，包括：多个单元选择部，至少部分地形成在基板中；第一层间电介质层、板导电图案和第二层间电介质层，顺序地层叠在所述单元选择部上，所述板导电图案覆盖所述单元选择部，所述板导电图案电连接到所述单元选择部的第一端子；多个贯通柱，依次穿透所述第二层间电介质层、所述板导电图案和所述第一层间电介质层，所述多个贯通柱分别电连接到所述单元选择部的第二端子，所述多个贯通柱与所述板导电图案绝缘；以及多个数据存储部，设置在所述第二层间电介质层上，所述多个数据存储部分别连接到所述贯通柱的顶表面，其中所述板导电图案在第一方向上延伸以填充在所述第一方向上排列的第一组贯通柱中的贯通柱之间的空间，并在不同于所述第一方向的第二方向上延伸以填充在所述第二方向上排列的第二组贯通柱中的贯通柱之间的空间。8.根据权利要求7所述的数据存储器件，还包括：位线，设置在所述数据存储部上，其中在平面图中，所述数据存储部沿行和列布置，以及其中每条所述位线电连接到构成每个所述行的所述数据存储部的顶表面。9.根据权利要求7所述的数据存储器件，其中所述多个贯通柱分别设置在依次穿透所述第二层间电介质层、所述板导电图案和所述第一层间电介质层的多个通孔中，以及其中每个所述贯通柱通过设置在每个所述通孔的内部侧壁与每个所述贯通柱之间的绝缘间隔物而与所述板导电图案绝缘。10.根据权利要求7所述的数据存储器件，其中所述多个贯通柱分别设置在依次穿透所述第二层间电介质层、所述板导电图案和所述第一层间电介质层的多个通孔中，其中每个所述贯通柱通过设置在每个所述贯通柱与所述板导电图案之间的绝缘体而与所述板导电图案绝缘；以及其中所述绝缘体包括通过对经每个所述通孔的内部侧壁暴露的所述板导电图案执行处理工艺而形成的材料。11.一种数据存储器件，包括：多个单元选择部，至少部分地形成在基板中；下电介质层，设置在所述单元选择部上；多个数据存储部，设置在所述下电介质层上；第一层间电介质层、板导电图案和第二层间电介质层，顺序地层叠在所述数据存储部上；以及多个贯通柱，依次穿透所述第二层间电介质层、所述板导电...

【专利技术属性】
技术研发人员：宋正宇，李宰圭，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：